Recovery状态是LTSSM状态机的重要状态，其复杂程度超过Configuration状态。Recovery状态机如图8-10所示，该状态机由Recovery.RcvrLock、Recovery.Speed、Recov-ery.RcvrCfg和Recovery.Idle共四个子状态组成。此时该设备需要从L0状态进入Recovery状态，之后才能进行该操作。当PCIe设备检测到对端处于Idle状态时，将有可能进入Recovery状态。如果EP A希望进入Recovery状态改变数据传送率，则置directed_speed_change位为1，随后进入Recovery.RcvLock状态，同时向端口B发送speed_change位为1的TS1序列。而当端口B处于L0状态时，收到这个TS1序列后，并不会检测speed_change位，而直接进入Recovery状态。...
2023-10-20 理论教育
PCI总线0上存储器控制器是一个比较特殊的PCI设备，这个设备除了需要管理DDR SDRAM之外，还管理整个存储器域的地址空间，包括PCI总线域地址空间。从传统外部设备的角度上看，PCI总线0的Device 0并不是一个设备，仅存放与处理器系统密切相关的一组参数。值得注意的是，在x86处理器中，PCI总线0的Device 0的存在并不完全是为了向前兼容，而是Intel使用PCI总线概念统一所有外部设备的方法。表5-1 Device 0的基本配置空间Device 0使用的基本配置空间与其他PCI设备兼容。...
2023-10-20 理论教育
使用N123算法时，需要设置N1缓冲处理这些因为网络延时产生的报文。希望读者认真理解N1缓冲在N123算法中的意义。N123+算法基于N123算法，但是发送Credit报文的方式略有不同。N123算法要求Cur-rent节点每转发N2个报文后，才能给Upstream节点发送一个Credit报文；而N123+算法除了要求同样的规则之外，还要求Current节点在一个时间段RTT中至少发送一个Credit报文，即发送上一个Credit报文之后，即便Current节点没有向Downstream转发了N2报文，在一个时间段RTT中也至少要向Upstream节点发送一次Credit报文。...
2023-10-20 理论教育
总线的延时与带宽是一个巨大的话题，即便本节将其局限到PCIe总线，局限到Capric卡，也并不能改变这个话题的沉重。在许多处理器系统中，如Freescale的P4080处理器，RMI的XLP832、Cavium的CN6335处理器，网络设备与FSB直接相连，并在追求最大带宽的同时，尽量减少访问延时。但是目前在PC领域中，高性能网卡依然使用PCIe总线进行连接。本章讲述在PCIe总线中，延时与带宽间的关系，以及存在的问题。PCIe总线基于TLP进行数据传递，因此本节所强调的带宽与延时与TLP直接相关。...
2023-10-20 理论教育
图6-13 Message请求TLP头格式PCIe总线规定了以下几类消息报文。本节将重点讲述INTx中断和错误信息相关的消息报文，请读者阅读PCIe总线规范了解其他消息报文。在PCIe总线中，PCIe设备可以使用Legacy中断方式提交中断请求，此时需要使用INTx中断消息报文向RC通知中断事件。设备收到该消息报文后，将结束收到的INTx中断消息报文，然后产生一个新的INTx中断消息报文。...
2023-10-20 理论教育
I/O APIC最终使用REDIR_TBL表，将来自输入引脚的中断请求发送至Local APIC，并由CPU进一步处理这个中断请求。然而直接使用PCIe总线提供的标准方法会带来一些问题。图15-2 PCI Message中断路由如上图所示，PCIe设备使用的INTx中断请求都最终使用I/O APIC的IRQ_PIN16引脚，从而造成了这个引脚所申请的中断过于密集，因此采用这种中断路由方法并不合理。值得注意的是，每一个HOST主桥和每一条PCI总线都含有一个中断路由表。...
2023-10-20 理论教育
表11-4 PCI桥使用的数据访问顺序1.Posted存储器写通过PCI桥时需要按序完成Posted存储器写通过PCI桥时需要遵循“先进先出”的原则，否则将会引发数据完整性问题。...
2023-10-20 理论教育
Capric卡仅使用BAR0空间，其大小为256B，在该空间中包含以下寄存器，这些寄存器使用小端编码方式，如表12-1所示。表12-1 Capric卡的BAR空间寄存器DCSR1寄存器，该寄存器由7个有效位组成。该寄存器的复位值为0，由32位组成，但是只有最低11位有效，因此Capric卡一次DMA读传送的最大值为0x7FF。当Capric卡的DMA读操作完成后，而且DCSR1寄存器的int_rd_enb位为1时，该位为1表示Capric卡已经向处理器提交了DMA读完成中断请求。...
2023-10-20 理论教育
设置DLLP的目的是为了保证TLP的正确传送和管理PCIe链路。值得注意的是，DLLP并不是由TLP加上Sequence前缀和LCRC后缀组成的，而具有单独的格式。图7-4 DLLP的格式大多数DLLP由PCIe设备自动产生，而与事务层没有直接联系。表7-1 DLLP的编码这些DLLP报文的描述如下。该DLLP表示接收端正确收到来自对端的TLP。ACK和NAK DLLP与ACK/NAK协议相关，是数据链路层的两个重要DLLP。这两个DLLP的详细作用如第7.2节所述。一些定制的DLLP，PCIe总线规范并未对此约束。这些DLLP由用户自定义使用。...
2023-10-20 理论教育
TOLUD～4GB这段PCI总线地址空间主要映射和ICH相连的PCI设备地址空间，此外还包括EPBAR指向的空间，以及MCHBAR和DMIBAR指向的空间等。FSB Interrupts存储器空间与MSI中断机制相关，PCIe设备向这段存储器空间进行写操作时，MCH将这个写操作转换为FSB总线的Interrupt Message总线事务。DMI Interface负向译码空间被分为若干段，用来映射ICH使用的PCI总线地址空间。这些PCI设备的BAR空间被映射到这段空间。由以上说明可以发现与MCH连接的PCIe设备的访问延时小于与ICH连接中的PCIe设备。...
2023-10-20 理论教育
对于Linux x86而言，BIOS已经将PCI设备使用的存储器和I/O资源设置完毕，而其他Linux系统，如Linux PowerPC，需要使用该函数设置PCI设备使用的存储器和I/O资源。pci_init函数的主要作用是对已经完成枚举的PCI设备进行修复工作，用于修补一些BI-OS中对PCI设备有影响的Bugs。CompactPCI总线在通信系统中较为常见。而pci_sysfs_init函数与sysfs文件系统相关，主要功能是将每一个PCI设备加入到sysfs文件系统的相应目录中，本节对此不做进一步介绍。Linux x86对PCI总线进行初始化时，使用了许多不完美的源代码。...
2023-10-20 理论教育
PCI总线提供了INTA#、INTB#、INTC#和INTD#四个中断请求信号，PCI设备借助这些中断请求信号，使用电平触发方式向处理器提交中断请求。PCI设备的这些中断请求信号可以通过某种规则进行线与，之后与中断控制器的中断请求信号线相连。而处理器系统需要预先知道这个规则，以便正确处理来自不同PCI设备的中断请求，这个规则也被称为中断路由表，有关中断路由表的详细描述见第1.4.2节。...
2023-10-20 理论教育
PCIe总线定义了一系列与电源管理相关的链路状态。PCIe设备仅使用辅助电源工作，主电源已经被关闭。该状态是一个“伪”状态，PCIe链路处于L2、L3状态时，需要通过LDn状态之后才能进入L0状态。图8-11 电源管理状态机本节重点说明L0、L0s和L1状态的工作原理以及如何使用ASPM机制进行状态迁移。在第8.4节将讲述系统软件如何设置寄存器使PCIe设备进入L0、L0s和L1状态。在PCIe设备中，Link Capabilities寄存器的ASPM Support字段表示当前PCIe设备可以支持的链路状态，该字段只读。...
2023-10-20 理论教育
填写RD_DMA_SIZE寄存器，以字节为单位。填写DCSR2寄存器的mrd_start位，启动DMA读。等待DMA读完成中断产生后，结束DMA读。从硬件设计的角度来看，DMA读过程比DMA写过程复杂。Capric卡的1次DMA读操作使用两种TLP报文，并通过发送部件和接收部件协调完成。如果一次DMA读请求的数据大于512B[84]时，DMA控制逻辑需要发送多个存储器读请求TLP给RC，而且在DMA读操作中需要进行数据对界。DMA读操作的详细实现过程见第12.2.2节。...
2023-10-20 理论教育
PCIe总线为了保证数据的完整性，不允许打断正在传送的报文。也是一种发现错误后的恢复手段，因此这种报文的传递优先权高于其他TLP。因为在错误没有处理完毕之前，其他TLP的传递是没有意义的，接收端都将丢弃这些报文。其他在事务层等待的TLP。其他DLLP，这些DLLP包括地址路由，电源管理等报文，这些报文与数据报文的传递无关，是PCIe总线规定的一些控制报文，所以优先权最低。...
2023-10-20 理论教育
为此PCI桥需要对Non-Posted总线事务进行优化处理，并使用Delayed总线事务处理这些Non-Posted总线事务，PCI总线规定只有Non-Posted总线事务可以使用Delayed总线事务。PCI总线的Delay总线事务由Delay读写请求和Delay读写完成总线事务组成，当Delay读写请求到达目的地后，将被转换为Delay读写完成总线事务。为了进一步提高Non-Posted总线事务的执行效率，PCI-X总线将PCI总线使用的Delayed总线事务，升级为Split总线事务。...
2023-10-20 理论教育