关系数据模型的完整性约束条件是对关系的某种约束条件。其中,实体完整性和参照完整性是关系数据模型必须满足的完整性约束条件,称作关系的两个不变性,必须由关系系统自动支持。因此,关系模型必须保证每个实体都是完整的,都要遵守实体完整性约束条件,即关系中主键的所有属性都不能取空值。用户定义的完整性用户定义的完整性是用户针对某一具体关系数据库定义的约束条件,它反映某一具体应用所涉及的数据必须满足的语义要求。......
2023-10-22
关系完整性约束用于保证关系模型(表)中数据的正确性、一致性和有效性,防止数据被破坏。关系完整性包括实体完整性、用户(含域)定义完整性和参照完整性3个方面。每种完整性都有完整性规则,需要用户在定义关系数据库时给出相应的定义。
1.实体完整性
在一个关系中,至少存在一个属性或属性组,取值应该是确定的,并且是互不相同的,称为主键,由此来唯一标识相应的实体。关系的主键不能取空值(Null)。
例如:在关系Student中,学号是主键,不能为空值。若发现主键为空或已有相同主键值存在,将给出错误信息并要求用户纠正以保证数据的完整性。
提示:空值不是0,也不是空字符串,而是没有值。
2.用户(含域)定义完整性(www.chuimin.cn)
某个属性必须在给定域范围内取值,用属性取值满足某种条件或函数要求,包括对每个关系的取值限制(约束)的具体定义设置完整性。
例如:在关系Student中,进行插入操作更新数据时,检查性别取值是否为“男”或“女”,若不满足将拒绝输入,并给出错误提示信息,保证数据的正确性。
3.参照完整性
若一个关系R1中外键的取值要参照另一个关系R2中主键的取值,则称R1为参照关系、引用关系、子关系、子表等,称R2为被参照关系、被引用关系、父关系、父表等。
例如;在参照关系SC中插入数据时,检查SID的值是否在被参照关系Student的SID属性值中存在。若存在,则可执行插入操作,否则不能执行插入操作,从而避免无此学生却有该学生的选课情况。在删除被参照关系Student的元组时,也要检查SID是否被参照关系SC引用,根据关系设置确定是否删除或者级联删除等从而避免该学生不存在,却还有该学生的选课情况。同理,被参照关系Course采用类似操作。
有关SQL Server 数据库技术及应用的文章
关系数据模型的完整性约束条件是对关系的某种约束条件。其中,实体完整性和参照完整性是关系数据模型必须满足的完整性约束条件,称作关系的两个不变性,必须由关系系统自动支持。因此,关系模型必须保证每个实体都是完整的,都要遵守实体完整性约束条件,即关系中主键的所有属性都不能取空值。用户定义的完整性用户定义的完整性是用户针对某一具体关系数据库定义的约束条件,它反映某一具体应用所涉及的数据必须满足的语义要求。......
2023-10-22
域完整性也称为列完整性,是指一个数据集对某一个列是否有效和确定是否允许为空值。在SQL Server 2012中,域完整性可以通过空值约束、默认约束和检查约束实现。设置成功后,当Sex列数据违反此“CHECK约束”,系统自动提示错误信息,如图8-20所示。图8—19“CHECK约束表达式”对话框图8—20违反“CHECK约束”CHECK约束是表对象,在表的“约束”中可以查看。......
2023-11-24
一般来说,语义完整性约束以规则形式呈现出来,用来表达应用性质方面的知识。行为性约束则与应用行为相关。所以,它们都应属于数据库设计阶段应考虑的问题,它们可以表达对象间的相关性,如关系模型中的对象依赖性。说明性方法和关系模型结合起来,缓解了程序依赖和数据依赖的问题、代码冗余的问题和过程性方法性能较差的问题。强制推广完整性断语的开销大,原因是它要求大量的数据存取。......
2023-10-28
DDL触发器可用于防止对数据库架构进行某些更改、数据库中发生某种情况以响应数据库架构的更改、记录数据库架构的更改或事件。3)登录触发器登录触发器将为响应LOGON事件而激发存储过程。登录触发器将在登录的身份验证阶段完成后且用户会话事件建立之前激发。......
2023-11-23
装配约束决定了部件中零部件结合在一起的方式。应用装配约束,可以限制零部件的自由度,使零部件正确定位或按照指定的方式运动。应用该对话框可为零部件添加装配约束。......
2023-06-28
合同的效力,又名合同的法律效力,是指法律赋予依法成立的合同约束当事人各方乃至第三人的强制力。在合同一方当事人违约时,相对方可请求对方强制承担继续履行等违约责任,这不同于基于名声、名誉等道德的约束。合同对第三人的效力,一般情况下,表现为已知合同存在的第三人不得故意侵害合同当事人基于合同的债权;在合同债权人行使撤销权或代位权时对第三人的效力,在涉他合同中包括向第三人履行或者由第三人履行的效力。......
2023-08-12
如图6.34所示,时钟周期定义为10ns,按设计规格,加法器的延迟为6个时钟周期。图6.34 多时钟电路设计如图6.35所示,DC将会仅仅在第6个时钟上升沿,即60ns处,建立时序分析。图6.36 多时钟保持时间约束保持时间将会提早5个时钟周期,所以加法器d允许延迟为Thold<加法器允许的延迟<60-Tsetup。图6.37是另一个多时钟周期的例子,图中乘法器运算为2个时钟周期,加法器运算为1个时钟周期,其约束为图6.37 多时钟电路设计......
2023-06-26
相关推荐