通用处理器总线接口技术

2023-11-22 理论教育版权反馈

【摘要】：然而，SPC2的XINTCI引脚在SPC3的AB10引脚处，且这一引脚至今未用。然而，由于内部集成了双口RAM控制器，允许总线接口和处理器接口同时访问RAM。此时，总线接口具有优先权，从而使访问时间最短。如果SPC3与异步接口处理器相连，SPC3产生Ready信号。表6-21 微处理器总线接口信号

SPC3有一个11位地址总线的并行8位接口。SPC3支持基于Intel的80C51/52（80C32）处理器和微处理器、Motorola的HC11处理器和微处理器，Siemens 80C166、Intel X86、Mo-torola HC16和HC916系列处理器和微处理器。由于Motorola和Intel的数据格式不兼容，SPC3在访问16位寄存器（中断寄存器、状态寄存器和方式寄存器0）和16位RAM单元（R_User_Wd_Value）时，自动进行字节交换。这就使Motorola处理器能够正确读取16位单元的值。通常对于读或写，要通过两次访问完成（8位数据线）。

由于使用了11位地址总线，SPC3不再与SPC2（10位地址总线）完全兼容。然而，SPC2的XINTCI引脚在SPC3的AB10引脚处，且这一引脚至今未用。而SPC3的AB10输入端有一内置下拉电阻。如果SPC3使用SPC2硬件，用户只能使用1KB的内部RAM。否则，AB10引脚必须置于相同的位置。

总线接口单元（BIU）和双口RAM控制器（DPC）控制着SPC3处理器内部RAM的访问。

另外，SPC3内部集成了一个时钟分频器，能产生2分频（DIVIDER＝1）或4分频（DIVIDER＝0）输出，因此，不需附加费用就可实现与低速控制器相连。SPC3的时钟脉冲是48 MHz。

1.总线接口单元（BIU）

BIU是连接处理器/微处理器的接口，有11位地址总线，是同步或异步8位接口。接口配置由2个引脚（XINT/MOT和MODE）决定，XINT/MOT引脚决定连接的处理器系列（总线控制信号，如XWR、XRD、R_W和数据格式），MODE引脚决定同步或异步。

在C32方式下必须使用内部锁存器和内部译码器。(www.chuimin.cn)

2.双口RAM控制器

SPC3内部1.5KB的RAM是单口RAM。然而，由于内部集成了双口RAM控制器，允许总线接口和处理器接口同时访问RAM。此时，总线接口具有优先权，从而使访问时间最短。如果SPC3与异步接口处理器相连，SPC3产生Ready信号。

3.接口信号

在复位期间，数据输出总线呈高阻状态。微处理器总线接口信号见表6-21。

表6-21 微处理器总线接口信号