现场总线公用寄存器:BasicCAN和PeliCAN

2023-11-22 理论教育版权反馈

【摘要】：表4-12 总线时序寄存器0（地址6）如果选择的是PeliCAN模式，此寄存器在操作模式中是只读的。在PeliCAN模式的操作模式中，这个寄存器是只读的。TN1、TN0、TP1和TP0配置同OCR相对应。另外，它还控制着TX1上的专用接收中断脉冲、接收比较器旁路和BasicCAN模式与PeliCAN模式的选择。只有在复位模式中才可以写访问。

1.总线时序寄存器0

总线时序寄存器0（BTR0）见表4-12，定义了波特率预置器（Baud Rate Prescaler，BRP）和同步跳转宽度（SJW）的值。复位模式有效时，这个寄存器是可以被访问（读/写）的。

表4-12 总线时序寄存器0（地址6）

如果选择的是PeliCAN模式，此寄存器在操作模式中是只读的。在BasicCAN模式中总是“FFH”。

（1）波特率预置器位域

位域BRP使得CAN系统时钟的周期t_SCL是可编程的，而t_SCL决定了各自的位定时。CAN系统时钟由如下公式计算：

式中，t_CLK＝XTAL的振荡周期＝1/f_XTAL。

（2）同步跳转宽度位域

为了补偿在不同总线控制器的时钟振荡器之间的相位漂移，任何总线控制器必须在当前传送的任一相关信号边沿重新同步。同步跳转宽度t_SJW定义了一个位周期可以被一次重新同步缩短或延长的时钟周期的最大数目，它与位域SJW的关系是

t_SJW＝t_SCL×（2×SJW.1＋SJW.0＋1）

2.总线时序寄存器1

总线时序寄存器1（BTR1）见表4-13，定义了一个位周期的长度、采样点的位置和在每个采样点的采样数目。在复位模式中，这个寄存器可以被读/写访问。在PeliCAN模式的操作模式中，这个寄存器是只读的。在BasicCAN模式中总是“FFH”。

表4-13 总线时序寄存器1（地址7）

（1）采样位

采样位（SAM）的功能说明见表4-14。

表4-14 采样位的功能说明

（2）时间段1和时间段2位域

时间段1（TSEG1）和时间段2（TSEG2）决定了每一位的时钟周期数目和采样点的位置，如图4-18所示，这里：

t_SYNCSEG＝1×t_SCL

t_TSEG1＝t_SCL×（8×TSEG1.3＋4×TSEG1.2＋2×TSEG1.0＋1）

t_TSEG2＝t_SCL×（4×TSEG2.2＋2×TSEG2.1＋TSEG2.1＋1）

图4-18 位周期的总体结构

3.输出控制寄存器

输出控制寄存器（OCR）见表4-15，允许由软件控制建立不同输出驱动的配置。在复位模式中此寄存器可被读/写访问。在PeliCAN模式的操作模式中，这个寄存器是只读的。在BasicCAN模式中总是“FFH”。

表4-15 输出控制寄存器（地址8）

收发器的输入/输出控制逻辑如图4-19所示。

图4-19 收发器的输入/输出控制逻辑

当SJA1000在睡眠模式中时，TX0和TX1引脚根据输出控制寄存器的内容输出隐性的电平。在复位状态（复位请求＝1）或外部复位引脚被拉低时，输出TX0和TX1悬空。

发送的输出阶段可以有不同的模式。输出控制寄存器OCMODE位的设置见表4-16。

表4-16 OCMODE位的说明

(www.chuimin.cn)

①测试输出模式中，TXx会在系统时钟的下一次上升沿反映出在RX引脚检测到的位。TN1、TN0、TP1和TP0配置同OCR相对应。

（1）正常输出模式

正常模式中位序列（TXD）通过TX0和TX1送出。输出驱动引脚TX0和TX1的电平取决于被OCTPx、OCTNx（悬空、上拉、下拉、推挽）编程的驱动器的特性和被OCPOLx编程的输出端极性。

（2）时钟输出模式

TX0引脚在这个模式中和正常模式中是相同的。然而，TX1上的数据流被发送时钟（TXCLK）取代。发送时钟（非翻转）的上升沿标志着一个位周期的开始。时钟脉冲宽度是1×t_SCL。

（3）双相输出模式

与正常输出模式相反，这里位的表现形式是时间的变量而且会反复。如果总线控制器被发送器从总线上电流退耦，则位流不允许含有直流成分。这一点由下面的方案实现：在隐性位期间所有输出呈现“无效”（悬空），而显性位交替在TX0和TX1上发送，即第一个显性位在TX0上发送，第二个在TX1上发送，第三个在TX0上发送等，以此类推。

（4）测试输出模式

在测试输出模式中，在下一次系统时钟的上升沿RX上的电平反映到TXx上，系统时钟（f_OSC/2）与输出控制寄存器中编程定义的极性相对应。输出控制寄存器的位和输出引脚TX0和TX1的关系见表4-17。

表4-17 输出引脚配置

①×＝不影响。

②TPx是片内输出发送器X，连接V_DD。

③TNx是片内输出发送器X，连接V_SS。

④TXx是在引脚TX0或TX1上的串行输出电平。要求当TXD＝0时，CAN总线上的输出电平是显性，而当TXD＝1时，这个输出电平是隐性。

位序列（TXD）通过TX0和TX1发送。输出驱动器引脚上的电平取决于被OCTPx、OCTNx（悬空、上拉、下拉、推挽）编程的驱动器的特性和被OCPOLx编程的输出端极性。

4.时钟分频寄存器

时钟分频寄存器（CDR）控制输出给微控制器的CLKOUT频率，它可以使CLKOUT引脚失效。另外，它还控制着TX1上的专用接收中断脉冲、接收比较器旁路和BasicCAN模式与PeliCAN模式的选择。硬件复位后寄存器的默认状态是Motorola模式（00000101，12分频）和Intel模式（00000000，2分频）。

软件复位（复位请求/复位模式）或总线关闭时，此寄存器不受影响。

保留位（CDR.4）总是0。应用软件应向此位写0，目的是与将来可能使用此位的特性兼容。

时钟分频寄存器（CDR）各位的说明见表4-18。

表4-18 时钟分频寄存器（地址31）