设计时序逻辑电路，就是要根据给定的逻辑问题，求出实现这一逻辑功能的时序电路。同步时序逻辑电路的设计与分析互为逆过程，可按其分析的逆步骤进行时序电路的设计。求状态方程和输出方程图6.66例6.6的次态卡诺图根据简化状态图画出电路的次态及输出的卡诺图，见图6.66。图6.67例6.6的逻辑图检查能否自启动电路中两个触发器的四种组合均为有效状态，即没有无效状态，因此该电路不存在不能自启动的问题。......
2023-06-24
时序逻辑电路：同步与存储
【摘要】：( )4.同步时序电路具有统一的时钟CP控制。( )5.时序逻辑电路与组合逻辑电路相比的最大区别在于,它具有存储和记忆功能。
1.双拍接收式寄存器。(B)
2.单拍接收式寄存器。(B)
3.二进制计数器。(C)
4.十进制计数器。(C)
5.集成计数器。(A)
近三年四川省对口升学本章考点内容及考题分析
本章近三年考点相对较少,但考到大题机会是很大的,本章各种类型计数器的计数状态表、状态转换图、工作波形图、计数器类型分析是重点。可能作为高考最后压轴题之一。
一、时序逻辑电路
2.逻辑功能:具有记忆功能。
3.常用的时序逻辑电路有寄存器和计数器。
4.电路特点
(1)基本单元电路是触发器。
(2)具有记忆功能。
(3)输出不仅与该时刻输入有关,还与电路原状态有关。
(4)输入与输出间存在反馈。
二、寄存器
1.功能:暂存数码和信息。
2.按接收数码的方式不同分为单拍接收式和双拍接收式。(说明:①一个触发器只能存放一位二进制数码,存放N位二进制就需要N个触发器,从而构成N位寄存器;②需要预先清零是双拍接收寄存器,不需要预先清零是单拍接收寄存器。)
3.移位寄存器
(1)分类:单向移位寄存器(右移寄存器和左移寄存器),双向移位寄存器。
(2)工作原理
右移寄存器:工作时由于是右移串行输入,则数码从输入端自右向左顺序输入并右移,即先把数码最右一位数送入D0,再逐次输入数码,最后把最左位的数码送入D0。
左移寄存器:与右移寄存器原理相同,只是该寄存器的数码输入顺序是自左向右,依次在CP作用下左移逐个输入寄存器中。
双向移位寄存器:具有双向移位功能的寄存器,常见的74LS194为四位双向通用寄存器。
三、计数器
1.作用:统计电路输入脉冲个数。
2.分类
(1)按计数的进制不同分为二进制计数器、十进制计数器、N进制计数器。
二进制计数器:分为每输入一个脉冲就进加1运算的加法计数器和每输入一个脉冲就进减1运算的减法计数器。
十进制计数器:由8421码表示,去掉1010～1111等6个状态。
(2)按触发器翻转次序不同分为同步计数器和异步计数器。
同步计数器:各个触发器都受同一时钟脉冲CP控制。
异步计数器:用其他触发器的输出作时钟脉冲。
3.触发器与进制的关系:一个触发器存储一位二进制,n个触发器存储n位二进制,即进制2n或者模2n。
4.计数器具有分频的功能。第n个触发器输出Q的波形的频率
。
5.集成计数器
(1)分类:TTL和CMOS。
(2)常见集成计数器
TTL:74LS160(同步十进制计数器),74LS161(同步4位二进制计数器)。
CMOS:CC40160(同步十进制计数器),CC40161(同步4位二进制计数器)。(www.chuimin.cn)
【例1】 如图所示的时序电路,写出电路的驱动方程、状态方程,画出电路的状态转换图,并说明电路的逻辑功能。(各触发器初态均为0)
【答案】 电路的驱动方程:
电路的状态方程:
电路状态图:
逻辑功能:该电路是一个五进制计数器。
【例2】 分析如图所示时序电路的逻辑功能,设初始状态为Q=0。
【答案】 (1)D触发器的特性方程:Q n+1=D,将各触发器的驱动方程代入,即得电路的状态方程Q n+1=
。
(2)逻辑计算列状态表:
(3)画状态图、时序图:
(4)电路功能:由状态图可以看出,在时钟脉冲CP的作用下,电路的8个状态按递减规律循环变化,即000→111→110→101→100→011→010→001→000→…电路具有递减计数功能,是一个3位二进制异步减法计数器。
一、单项选择题
1.下列所给选项中不属于组合逻辑电路的是( )
2.构成计数器的基本电路是( )
A.或非门 B.与非 C.组合逻辑电路 D.触发器
3.同步时序电路和异步时序电路相比较,其差异在于后者( )
A.没有触发器 B.没有统一的时钟脉冲控制
C.没有稳定状态 D.输出只与内部状态有关
4.N个触发器可以构成最大模值为________的计数器。( )
A.N B.2N C.N 2 D.2N
5.一位8421BCD码计数器至少需要_________个触发器。( )
A.3 B.4 C.5 D.10
二、判断题(正确的选“A”,错误的选“B”)
1.在异步计数器中,若按自然顺序计数,则要求最低位触发器每输入一个计数脉冲其状态就翻转一次。( )
2.移位寄存器每输入一个脉冲时,电路中只有一个触发器翻转。( )
3.八位二进制数表示十进数的最大值是256。( )
4.同步时序电路具有统一的时钟CP控制。( )
5.时序逻辑电路与组合逻辑电路相比的最大区别在于,它具有存储和记忆功能。( )
三、填空题
1.构成计数器的基本电路是________,如果把N个这类基本电路串联起来,就可表示_________位二进制数。
2.数码寄存器主要由_________和_________组成,其功能是用来暂存_________数码。
3.一个四位二进制减法计数器状态为_________时,再输入一个计数脉冲,计数状态为1111,然后向高位发_________信号。
4.同步计数器各个触发器的状态转换,与_________同步,具有_________的特点。
5.某一四位右移寄存器,原态D3D2D1D0=0000,输入数据为D3D2D1D0=1011,当第三个CP脉冲到来后,寄存器的输出状态Q3Q2Q1Q0=________。
四、分析计算题
1.如图所示的逻辑电路,设初态均为0,请列出状态表,并分析其逻辑功能。
第1题图
2.在如图所示的电路中,假设两个触发器的初始状态均为0态,根据输入的波形画出输出波形,列出状态表,并说明该电路表示模为多少的计数器。
第2题图
有关对口升学 信息技术二类专业总复习的文章
- 详细阅读
- 详细阅读
-
存储器与Cache同步技术详细阅读
如果硬件不支持Cache共享一致性，那么PCI设备进行DMA操作时，必须使用软件指令维护存储器与Cache的同步，从而避免Cache与主存储器不一致的现象发生。在x86处理器系统中，也存在类似的Cache指令。但是这两条指令都是针对整个Cache，而不是针对某个Cache行。如果需要对Cache行进行刷新时，x86处理器可以使用CLFUSH指令操作某个Cache行，该指令所实现的功能与dcbf指令类似。假设在一个处理器系统中，Cache行长度为64B。......
2023-10-20
-
信息技术二类专业时序逻辑电路测试卷详细阅读
( )4.时序逻辑电路结构上的特点是:由门电路和触发器组成。而时序电路的输出状态不仅与同一时刻的输入状态有关,而且与电路的原状态有关。第15题图四、分析计算题1.如图所示是由三个JK触发器组成的二进制计数器,工作前先由RD使电路设为000状态。......
2023-10-21
-
PCIExpress时序与事务分析详细阅读
PCI总线使用第1.2节所述的信号进行数据和配置信息的传递，一个PCI总线事务的基本访问时序如图1-3所示，与PCI总线事务相关的控制信号有FRAME#、IRDY#、TRDY#、DEVSEL#等其他信号。当PCI主设备获得总线使用权之后，将在CLK1的上升沿置FRAME#信号有效，启动PCI总线事务。当PCI总线事务结束后，FRAME#信号将被置为无效。PCI总线周期的第一个时钟周期为地址周期。......
2023-10-20
-
逆时序计算法实现与应用详细阅读
推求防洪限制水位的逆时序计算法，仍是依据G5.2中介绍的调洪计算原理，所不同的是将当年允许最高水位Z允作为起始条件，其相应的泄流量和蓄水量作为第一个时段末的值q2、V2，逆时序调节计算求逐时段初的q1、V1，进而得到防洪限制水位。逆时序逐时段调洪计算。......
2023-06-21
-
磁存储技术的绝迹与新型存储技术的突破详细阅读
软盘数据可保存5年至8年，20世纪90年代，软磁盘的使用非常广泛，现随着闪存等存储技术的出现，软磁盘已经绝迹。虽然磁存储设备有可能被新型存储设备取代，但研究之中的新形磁存储技术会改变这种状况，如英国约克大学研究人员正在研究向磁性物质发射含有热量的激光脉冲，使磁性物质吸收热量，颠倒磁极等。......
2023-10-17
-
设计组合逻辑电路的方法与步骤详细阅读
在分类时若不能打乱次序,这样的分类称为有序分类。以有序分类来推估最可能的突变点τ,其实质是寻求最优分割点,使同类之间的离差平方和较小,而类与类之间的离差平方和较大。,x n,最优二分割法的要求如下:设可能的突变点为τ,则突变前后的离差平方和可以分别表示为画出逻辑电路图。表10.3.2例10.3.2真值表其中分别为τ前后两部分均值。总离差平方和为图10.3.3例10.3.2逻辑图......
2023-06-21
相关推荐