在多进程环境下，处理器使用MMU机制，使得每一个进程都有独立的虚拟地址空间，从而各个进程运行在独立的地址空间中，互不干扰。MMU具有两大功能，一是进行地址转换，将分属不同进程的虚拟地址转换为物理地址；二是对物理地址的访问进行权限检查，判断虚实地址转换的合理性。
在多数操作系统中，每一个进程都具有独立的页表存放虚拟地址到物理地址的映射关系和属性。但是如果进程每次访问物理内存时，都需要访问页表时，将严重影响进程的执行效率。为此处理器设置了TLB（Translation Lookaside Buffer）作为页表的Cache。如果进程的虚拟地址在TLB中命中时，则从TLB中直接获得物理地址，而不需要使用页表进行虚实地址转换，从而极大提高了访问存储器的效率。
从地址转换的角度来看，IOMMU与MMU较为类似。只是IOMMU完成的是外部设备地址到存储器地址的转换。我们可以将一个PCI设备模拟成为处理器系统的一个特殊进程，当这个进程访问存储器时使用特殊的MMU，即IOMMU，进行虚实地址转换，然后再访问存储器。在这个IOMMU中，同样存在IO页表存放虚实地址转换关系和访问权限，而且处理器为了加速这种虚实地址的转换，还设置了IOTLB作为IO页表的Cache。单纯从这个角度来看，许多HOST主桥和RC也具备同样的功能，如PowerPC处理器的Inbound窗口和Out-bound窗口，也可以完成这种特殊的地址转换。但是这些窗口仅能完成PCI总线域到一个存储器域的地址转换，无法实现PCI总线域到多个存储器域的转换。(www.chuimin.cn)
目前设置IOMMU的主要作用是支持虚拟化技术，当然使用IOMMU也可以实现其他功能，如使“仅支持32位地址的PCI设备”访问4GB以上的存储器空间。IA处理器和AMD处理器分别使用VT-d”和“IOMMU”，实现外部设备的地址转换。这两种技术都可以将PCI总线域地址空间转换为不同的存储器域地址空间，便于虚拟化技术的设计与实现。
有关PCI Express体系结构导读的文章
在这个处理器系统中存在两个PCIe设备，分别为EP1和EP2，其中EP1隶属于Do-main1，而EP2隶属于Domain2，即EP1和EP2进行DMA操作时只能访问Domain1和Do-main2对应的HPA空间，但是EP1和EP2作为一个PCIe设备，并不知道处理器系统进行的这种绑定操作，EP1和EP2依然使用PCI总线域的地址进行正常的数据传送。Domain1和Domain2填写EP1和EP2的DMA写地址和长度寄存器启动DMA操作。EP1和EP2使用的I/O页表已经事先被VMM设置完毕，TA将使用Domain1或者Do-main2的I/O页表，进行地址翻译。......
2023-10-20
而接收逻辑RX处于Electrical Idle状态时，其DC共模输入阻抗必须在PCIe总线规范要求的范围内。如果在“Electrical Idle Exit detector”部件没有正常工作之前，发送逻辑TX就退出Electrical Idle状态，对端的接收逻辑RX将不能检查到这个状态变化，从而导致错误。值得注意的是，这种推断出的Idle状态并不等同于Electrical Idle状态。PCIe总线通过上表判断而得出的Idle状态称为Logical Idle状态。Electrical Idle状态是PCIe链路的相对静止状态，使用的功耗较低。......
2023-10-20
TLP的AT字段与ATS机制直接相关。该报文由PCIe设备通过存储器读请求TLP发出，其目的地为TA。如果TLP中的Address字段没有经过ATC进行地址转换，而且处理器系统支持虚拟化技术，该地址为仍然对应GPA地址在PCI总线域中的映像，此时该TLP使用的AT字段为0b00。由以上描述可以发现，PCIe设备无论是否使用ATC机制，在TLP中存放的Address字段仍然保存的是PCI总线地址。......
2023-10-20
[1]本节出现的Switch指传统的Switch，在MR-IOV规范定义的Switch与此并不相同，详见第13.3.2节。[4]这种方式也可以被认为是SoC平台总线从共享总线结构升级到Switch结构。[10]该表存在于PCI Express Extended Capabilities结构中，详见第4.3.3节。[14]从体系结构的角度上看，MCH和ICH仅仅是一个称呼，实际上并不重要。[36]如图4-1所示，发送端和接收端都有相应的发送逻辑和接收逻辑。[39]在正常情况下，接收逻辑RX的DC共模电压为0，ZRX-DC虽然较小也不会影响其正常工作。......
2023-10-20
值得注意的是，每一个PCI主设备都具有独立的总线仲裁信号，并与PCI总线仲裁器一一相连。图1-2 PCI设备与总线仲裁器的连接关系在一个处理器系统中，一条PCI总线可以挂接PCI主设备的数目，除了与负载能力相关之外，还与PCI总线仲裁器能够提供的仲裁信号数目直接相关。......
2023-10-20
Capric卡仅使用BAR0空间，其大小为256B，在该空间中包含以下寄存器，这些寄存器使用小端编码方式，如表12-1所示。表12-1 Capric卡的BAR空间寄存器DCSR1寄存器，该寄存器由7个有效位组成。该寄存器的复位值为0，由32位组成，但是只有最低11位有效，因此Capric卡一次DMA读传送的最大值为0x7FF。当Capric卡的DMA读操作完成后，而且DCSR1寄存器的int_rd_enb位为1时，该位为1表示Capric卡已经向处理器提交了DMA读完成中断请求。......
2023-10-20
PCIe总线在进行链路训练时，将使用LTSSM状态机。LTSSM状态机由“Detect”、“Pol-ling”、“Configuration”、“Disabled”、“Hot Reset”、“Loopback”、“L0”、“L0s”、“L1”、“L2”和“Recovery”共11个状态组成。LTSSM状态机的转换逻辑如图8-5所示，而各个状态的含义如下所示。图8-5 LTSSM示意图●Detect状态。当PCIe链路被复位或者数据链路层通过填写某些寄存器后，LTSSM将进入该状态。该状态也是LTSSM的初始状态。该状态是LTSSM状态机的重要状态。......
2023-10-20
从那时起，PCI总线一直在处理器体系结构中占有重要地位。IAL是现代PC体系架构的重要奠基者。除了以上规范之外，PCISIG还推出了一系列和PCI总线直接相关的规范。其中PCI-to-PCI桥规范最为重要，理解PCI-to-PCI桥是理解PCI体系结构的基础；而CompactPCI总线规范多用于具有背板结构的大型系统，并支持热插拔。PCI和PCI-X总线使用单端并行信号进行数据传递，由于单端信号容易被外部系统干扰，其总线频率很难进一步提高。......
2023-10-20
相关推荐