Capric卡使用DMA读过程将主存储器中的数据读到Capric卡片内SRAM中。在设备驱动程序中，DMA读过程如下所示。
（1）填写RD_DMA_ADR寄存器，注意此处填写的是PCI总线域的地址。
（2）填写RD_DMA_SIZE寄存器，以字节为单位。
（3）填写DCSR2寄存器的mrd_start位，启动DMA读。
（4）等待DMA读完成中断产生后，结束DMA读。如果系统软件屏蔽了DMA读完成中断，则系统软件可以通过查询INT_REG寄存器的rd_done_clr位判断是否DMA读已经完成。在Capric卡中，上一次DMA读操作没有完成之前，不能启动下一次DMA读操作。
（5）最后将rd_done_clr位清零。(www.chuimin.cn)
从硬件设计的角度来看，DMA读过程比DMA写过程复杂。PCIe总线使用Split方式实现存储器读。Capric卡的1次DMA读操作使用两种TLP报文，并通过发送部件和接收部件协调完成。
（1）首先DMA控制逻辑组织一个或者多个存储器读请求TLP，然后由发送部件将存储器读请求TLP传递给RC。
（2）RC正确接收到这个请求报文后，使用一个或者多个存储器读完成TLP将数据传递给Capric卡。
（3）Capric卡接收逻辑从RC中获得这些存储器读完成TLP时，需要首先处理乱序，之后完成一个DMA读操作，并向RC提交中断请求。
如果一次DMA读请求的数据大于512B[84]时，DMA控制逻辑需要发送多个存储器读请求TLP给RC，而且在DMA读操作中需要进行数据对界。尤其值得注意的是这几个TLP的Tag字段不能相同，为此硬件逻辑必须正确维护存储器读请求使用的Tag字段。DMA读操作的详细实现过程见第12.2.2节。
有关PCI Express体系结构导读的文章
图12-11 Capric卡的DMA写过程首先处理器填写Capric卡的WR_DMA_ADR、WR_DMA_SIZE和DCSR2寄存器，经过延时D0之后，这些命令陆续到达Capric卡。Capric卡收到处理器的DMA写请求后，将向RC连续发送存储器写TLP，并由RC将数据写入到主存储器。处理器收到MSI报文后，将执行中断处理程序，Capric卡的中断处理例程通过RC读取中断控制状态寄存器INT_REG，并结束整个DMA写操作。首先处理器填写Capric卡的寄存器启动DMA读。......
2023-10-20
PCI总线的预读机制需要HOST主桥、PCI桥和PCI设备的共同参与。PCI总线预读机制的拓扑结构如图3-12所示。当PCI主设备完成读总线事务后，PCI桥必须丢弃预读的数据以保证数据的完整性。PCI总线规定，如果下游PCI桥地址空间支持预读，则其上游PCI桥地址空间既可以支持也可以不支持预读机制。但是PCI总线不允许PCI桥A从其“可预读”的地址空间中，为PCI桥B的“不可预读”区域预留空间，因为这种情况将影响数据的完整性。......
2023-10-20
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
而PCI总线的突发传送仍然存在缺陷。为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。......
2023-10-20
MSI Capability结构共有四种组成方式，分别是32和64位的Message结构，32位和64位带中断Masking的结构。MSI Capability寄存器的结构如图10-1所示。图10-1 MSI Capability结构●Capability ID字段记载MSI Capability结构的ID号，其值为0x05。表10-1 MSI Cabalibities结构的Message Control字段[67] 此时PCI设备配置空间Command寄存器的“Interrupt Disable”位为1。当MSI En able位有效时，该字段存放MSI报文使用的数据。该字段需要与Mask Bits字段联合使用。......
2023-10-20
当TLP的TH位为1时，表示在当前TLP中包含Processing Hint字段，PH字段由PCIe V2.1总线规范引入。Processing Hint字段的产生与智能设备的大量涌现密切相关。有些智能设备，如在显卡中使用的GPU和GP-GPU的处理能力甚至超过多数通用处理器。该TLP Prefix也被称为TPH TLP Prefix，其格式如图6-15所示。TPH Requester Capability结构使用ST Mode Sele ct字段定义了ST字段的三种使用模式。......
2023-10-20
源代码3-3 软件预读机制的改进程序对于以上这个例子，采用这种预读方法可以有效提高执行效率，对此有兴趣的读者可以对以上几个程序进行简单的对比测试。源代码3-4 软件预读机制的改进程序还可以对ip、数据a和b进行充分预读之后，再一边预读数据，一边计算ip的值，最后计算ip的最终结果。......
2023-10-20
相关推荐