Capric卡仅使用BAR0空间，其大小为256B，在该空间中包含以下寄存器，这些寄存器使用小端编码方式，如表12-1所示。
表12-1 Capric卡的BAR空间寄存器
（1）DCSR1寄存器，该寄存器由7个有效位组成。
●init_rst_o，第0位，该位可读写，复位值为0。为1表示Capric卡处于复位状态，为0表示Capric卡已经完成复位。软件通过操纵该位对Capric卡进行复位。其过程为首先向此位写1，然后延时至少5μs后（Capric卡内逻辑和FPGA的片内SRAM需要至少5μs的复位时间），再向此位写0。
●int_rd_enb，第8位，该位可读写，复位值为0。为1表示当DMA读完成后，Capric卡可以向处理器提交中断请求；为0表示DMA读完成后，Capric卡不能向处理器提交中断请求。该位为DMA读完成中断使能位。
●int_wr_enb，第9位，该位可读写，复位值为0。为1表示当DMA写完成后，Capric卡可以向处理器提交中断请求；为0表示DMA写完成后，Capric卡不能向处理器提交中断请求。该位为DMA写完成中断使能位。
●int_rd_msk，第16位，该位可读写，复位值为0。为1表示当DMA读完成后，Capric卡不能向处理器提交中断请求，而是置int_rd_pending位为1；为0表示DMA读完成后，Capric卡可以向处理器提交中断请求。该位为DMA读完成中断屏蔽位。
●int_rd_pending，第17位，该位可读写，复位值为0。为1表示Capric卡含有未发出的DMA读完成中断请求，当int_rd_msk位由1变为0时，Capric卡发送该中断请求；为0表示Capric卡不含有未发出的DMA读完成中断请求。
●int_wr_msk，第24位，该位可读写，复位值为0。为1表示当DMA写完成后，Capric卡不能向处理器提交中断请求，而是置int_wr_pending位为1；为0表示DMA写完成后，Capric卡可以向处理器提交中断请求。该位为DMA写完成中断屏蔽位。
●int_wr_pending，第25位，该位可读写，复位值为0。为1表示Capric卡含有未发出的DMA写完成中断请求，当int_wr_msk位由1变为0时，Capric卡发送该中断请求；为0表示Capric卡不含有未发出的DMA写完成中断请求。
设置Mask和Pending位的主要目的是为了防止中断丢失和产生Spurious中断请求，这两位与MSI Capability结构中的Mask和Pending位的功能相似。LogiCORE并不支持MSI Capa-bility结构中的Mask和Pending位，因此Capric卡引入了这两个位。
（2）DCSR2，该寄存器由4位组成。分别为mwr_start，DMA写启动位；mwr_done，DMA写结束位；mrd_start，DMA读启动位；mrd_done，DMA读结束位。
●mwr_start，第0位，该位可读写，复位值为0。系统软件向该位写1时启动DMA写操作，软件对此位写0无意义。
●wr_done_clr，第1位，可读，写1清除。当一次DMA写完成后，wr_done_clr位将置1，系统软件将wr_done_clr位写1清零后，mwr_start位也将清零，之后系统软件可以重新启动下一次DMA写操作。(www.chuimin.cn)
●mrd_start，第16位，该位可读写，复位值为0。系统软件向该位写1时启动DMA读操作，软件对此位写0无意义。
●rd_done_clr，第17位，可读，写1清除。当一次DMA读完成后，rd_done_clr位将置1，系统软件将rd_done_clr位写1清零后，mrd_start位也将清零，之后系统软件可以重新启动下一次DMA读操作。
（3）WR_DMA_ADR，DMA写地址寄存器，该寄存器存放DMA写操作的目的地址，该寄存器的复位值无意义。再一次强调该寄存器存放的地址为PCI总线域的地址，而不是存储器域的地址，尽管在许多处理器系统中，该地址的PCI总线域地址与存储器域地址相等。该寄存器由32位组成，存放32位的PCI总线域地址。
（4）WR_DMA_SIZE，DMA写传送大小寄存器。该寄存器存放一次DMA写操作的传送大小，以字节为单位。该寄存器的复位值为0，由32位组成，但是只有低11位有效，因此Capric卡一次DMA传送的最大值为0x7FF。该寄存器为N时表示一次DMA写操作的传送大小为N个字节。该寄存器为0时，即便DCSR2寄存器的mwr_start位为1时，也不能启动DMA写传送。当mwr_start位为1，该寄存器由0变为其他数据时，也将启动DMA写传送。
（5）RD_DMA_ADR，DMA读地址寄存器，该寄存器存放DMA读操作的目的地址，该寄存器的复位值无意义。该寄存器存放的地址为PCI总线域地址，由32位组成。Capric仅支持32位的PCI总线地址。
（6）RD_DMA_SIZE，DMA读传送大小寄存器，存放一次DMA读操作的传送大小，以字节为单位。该寄存器的复位值为0，由32位组成，但是只有最低11位有效，因此Capric卡一次DMA读传送的最大值为0x7FF。该寄存器为N时表示一次DMA读操作的传送大小为N个字节。该寄存器为0时，即便DCSR2寄存器的mrd_start位为1时，也不能启动DMA读传送。当mrd_start位为1时，该寄存器由0变为其他数据时，将启动DMA读传送。
（7）INT_REG，中断控制状态寄存器，该寄存器存放Capric卡的中断状态，该寄存器共由5个有效位组成。
●int_src_rd，第0位，该位只读，复位值为0。当Capric卡的DMA读操作完成后，而且DCSR1寄存器的int_rd_enb位为1时，该位为1表示Capric卡已经向处理器提交了DMA读完成中断请求。值得注意的是当int_rd_msk位为1时，Capric卡不能发送DMA读完成中断，此时int_src_rd位需要等待Capric卡置int_rd_msk位为0，发送完毕DMA读完成中断后，才能置1。
●int_src_wr，第1位，该位只读，复位值为0。当Capric卡的DMA写操作完成后，而且DCSR1寄存器的int_wr_enb位为1时，该位为1表示Capric卡已经向处理器提交了DMA写完成中断请求。值得注意的是当int_wr_msk位为1时，Capric卡不能发送DMA写完成中断，此时int_src_wr位需要等待Capric卡置int_wr_msk位为0，发送完毕DMA写完成中断后，才能置1。
●rd_done_clr，第8位，该位可读写，复位值为0，该位为1表示DMA读操作完成。DMA读结束后该位由硬件置1，软件将该位清零后，硬件才能进行下一次DMA读操作。该位置1后，如果DCSR1寄存器的int_rd_enb位为1时，Capric卡将向处理器提交中断请求[82]。
系统软件在中断服务例程中，向该位写1将清除该位；向该位写0无意义。如果Capric卡不使用中断方式接收数据，系统软件可以查询该位确定当前DMA读操作是否已经完成。此位与DCSR2寄存器的rd_done_clr位相同，软件清除INT_REG寄存器的该位后，DCSR2寄存器的rd_done_clr位也被清零。
●wr_done_clr，第9位，该位可读写，复位值为0，该位为1表示DMA写操作完成。DMA写完成后该位由硬件置1，软件将该位清零后，硬件才能进行下一次DMA写操作。该位置1后，如果DCSR1寄存器的int_wr_enb位为1时，Capric卡将向处理器提交中断请求。
系统软件在中断服务例程中，向该位写1将清除该位；向该位写0无意义。如果Capric卡不使用中断方式接收数据，系统软件可以查询该位确定当前DMA写操作是否已经完成。此位与DCSR2寄存器的wr_done_clr位相同，软件清除INT_REG寄存器的该位后，DCSR2寄存器的wr_done_clr位也被清零。
●int_asserted，第31位，该位只读，复位值为0。当Capric卡向处理器提交中断请求时，该位由硬件逻辑置1。对此位进行写操作无意义。在逻辑实现中，int_asserted=int_src_rd&int_src_wr。
有关PCI Express体系结构导读的文章
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
而PCI总线的突发传送仍然存在缺陷。为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。......
2023-10-20
MSI Capability结构共有四种组成方式，分别是32和64位的Message结构，32位和64位带中断Masking的结构。MSI Capability寄存器的结构如图10-1所示。图10-1 MSI Capability结构●Capability ID字段记载MSI Capability结构的ID号，其值为0x05。表10-1 MSI Cabalibities结构的Message Control字段[67] 此时PCI设备配置空间Command寄存器的“Interrupt Disable”位为1。当MSI En able位有效时，该字段存放MSI报文使用的数据。该字段需要与Mask Bits字段联合使用。......
2023-10-20
ACPI规范是x86处理器使用的Firmware接口标准，操作系统需要获得的处理器底层信息基本上都可以从ACPI表中获得。目前在x86处理器中，新引入的一些与处理器体系结构相关的特性，基本上都只使用ACPI机制进行描述，而不再使用BIOS。因此为了深入理解x86处理器平台，需要了解一些与ACPI相关的基本知识。因为这些“非标”外设的管理由ACPI BIOS完成，x86处理器使用ACPI表描述这些“非标”外设，并将这个ACPI表存放到BIOS中。......
2023-10-20
当TLP的TH位为1时，表示在当前TLP中包含Processing Hint字段，PH字段由PCIe V2.1总线规范引入。Processing Hint字段的产生与智能设备的大量涌现密切相关。有些智能设备，如在显卡中使用的GPU和GP-GPU的处理能力甚至超过多数通用处理器。该TLP Prefix也被称为TPH TLP Prefix，其格式如图6-15所示。TPH Requester Capability结构使用ST Mode Sele ct字段定义了ST字段的三种使用模式。......
2023-10-20
Attr字段如图6-3所示。图6-3 Attr字段格式表6-3 TLP支持的序当使用标准的强序模型时，在数据的整个传送路径中，PCIe设备在处理相同类型的TLP时，如PCIe设备发送两个存储器写TLP时，后面的存储器写TLP必须等待前一个存储器写TLP完成后才能被处理，即便当前报文在传送过程中被阻塞，后一个报文也必须等待。Attr字段的第0位是“No Snoop Attribute”位。“No Snoop Attribute”位是PCIe总线针对PCI总线的不足作出的重要改动。......
2023-10-20
使用N123算法时，需要设置N1缓冲处理这些因为网络延时产生的报文。希望读者认真理解N1缓冲在N123算法中的意义。N123+算法基于N123算法，但是发送Credit报文的方式略有不同。N123算法要求Cur-rent节点每转发N2个报文后，才能给Upstream节点发送一个Credit报文；而N123+算法除了要求同样的规则之外，还要求Current节点在一个时间段RTT中至少发送一个Credit报文，即发送上一个Credit报文之后，即便Current节点没有向Downstream转发了N2报文，在一个时间段RTT中也至少要向Upstream节点发送一次Credit报文。......
2023-10-20
相关推荐