IDO模型由PCIe V2.1版本引入。该模型引入了“数据流”的概念，即相同的数据源发出的TLP属于相同的“数据流”，而不同数据源发出的TLP属于不同的“数据流”。PCIe链路可以根据“数据流”对TLP进行区分。IDO模型允许分属不同“数据流”的TLP之间没有序的要求，即可以“自由乱序”。
IDO模型的引入有利于Switch对发向不同Egress端口的报文进行优化处理。我们假设Switch的一个Ingress端口收到了若干个数据报文，这些报文分别发向不同的Egress端口，如图11-5所示。
其中TLP1～3分别发向Egress端口1～3，在不使用IDO模型的情况下，Ingress端口需要等待之前的报文被发送出去之后，才能发送之后的报文。TLP3、TLP2和TLP1依次进入Ingress端口，如果不使用IDO模式时，TLP2需要等待TLP3完全离开Ingress端口后，才能被发送；同理TLP1需要等待TLP2离开Ingress端口才能被发送。显然这种数据传送方式并不合理。
图11-5 IDO模型的优点(www.chuimin.cn)
这种拥塞也被称为HOL（Head-of-Line）Blocking。引起这种现象的主要原因是Ingress端口每次只能处理一个报文引起的。如果在Ingress端口只有一个发送部件与Egress端口1～3对应时，即便使用IDO模型并不会提高效率，因为这些报文依然需要通过这一个发送部件串行发送。由此可见对于这种类型的Switch，使用IDO模型并不会提高效率。
但是如果Ingress端口中有3个发送部件，分别与Egress端口1～3对应时，实际上是In-gress端口为每一个Egress端口提供分离的发送缓冲，这个缓冲也被称为VOQ（Virtual Out-put Queue）。此时TLP1～3的发送可以同时进行，而Ingress端口使用IDO模型，可以不考虑传送“序”[80]而同时发送TLP1～3，从而极大地提高了Switch的转发效率。目前多数Switch的Ingress端口都支持VOQ技术。
在PCIe V2.1总线规范提出之前，PLX[81]公司已经使用类似IDO模型的技术以优化Switch的数据传送，即PLX-Specific Relaxed Ordering技术。下文以PEX8518芯片为例说明该技术的具体实现，该芯片是PLX公司设计的PCIe Switch。在PEX8518中，每一个Ingress端口都为不同的TC设置了一个“PLX-Specific Relaxed Ordering”使能位，当该位为1时，当一个Ingress端口收到的TLPs发向的Egress端口不同，则没有序的要求；而Egress端口相同的TLPs必须按序进行。PLX使用的这种技术与IDO模型类似。
有关PCI Express体系结构导读的文章
MSI-X Capability中断机制与MSI Capability的中断机制类似。在MSI-X Capability结构中，每一个中断请求都使用独立的Message Address字段和Message Data字段，从而中断控制器可以更加合理地为该设备分配中断资源。与MSI Capability寄存器相比，MSI-X Capability寄存器使用一个数组存放Message Ad-dress字段和Message Data字段，而不是将这两个字段放入Capability寄存器中，本书将这个数组称为MSI-X Table。图10-2 MSI-X Capability结构的组成方式上图中各字段的含义如下所示。该字段存放MSI-X Table所在的位置，PCIe总线规范规定MSI-X Table存放在设备的BAR空间中。......
2023-10-20
而Max_Payload_Size参数存放PCIe设备实际使用的TLP有效负载的最大值。当PCIe设备的所传送的数据大小超过Max_Payload_Size参数时，这段数据将被分割为多个TLP进行发送。在多数x86处理器系统的MCH或者ICH中，Max_Payload_Size Supported参数为128B。因此即便EP支持较大的Max_Payload_Size Supported参数，并不会提高数据传送效率。PCIe总线规范规定，对于实时性要求较高的PCIe设备，Max_Payload_Size参数不应设置过大，因此这个参数有时会低于PCIe链路允许使用的最大值。......
2023-10-20
VC不同的TLP间没有序的要求，在PCIe总线中，“序”是指VC相同的TLP之间的传送顺序，其关系如表11-5所示。表11-5 PCIe总线的序各个表项的含义如下。如在第11.1.1节描述的生产/消费者模型中，生产者首先将数据写入数据缓冲，然后将Flag位置1。B2 b对应TLP的IDO位为1的情况。......
2023-10-20
图12-11 Capric卡的DMA写过程首先处理器填写Capric卡的WR_DMA_ADR、WR_DMA_SIZE和DCSR2寄存器，经过延时D0之后，这些命令陆续到达Capric卡。Capric卡收到处理器的DMA写请求后，将向RC连续发送存储器写TLP，并由RC将数据写入到主存储器。处理器收到MSI报文后，将执行中断处理程序，Capric卡的中断处理例程通过RC读取中断控制状态寄存器INT_REG，并结束整个DMA写操作。首先处理器填写Capric卡的寄存器启动DMA读。......
2023-10-20
Reciever Detect识别逻辑的主要作用是检测对端的接收逻辑RX是否正常工作，Receiver Detect识别逻辑是发送逻辑TX的一部分。Receiver Detect识别逻辑的实现机理是通过检测对端设备接收逻辑的DC共模输入阻抗，来判断接收端是否存在。PCIe总线规定VTX-RCV-DETECT的最大值为600mV。值得注意的是，在PCIe V2.x规范中，并没有强行规定必须在VD+和VD-信号上都进行这种Receiver Detect测试。在LTSSM状态机中，从Detect到Polling状态的切换时，需要使用Receiver Detect识别逻辑。......
2023-10-20
PCIe总线进行链路训练的主要目的是初始化PCIe链路的物理层、端口配置信息、相应的链路状态，并了解链路对端的拓扑结构，以便PCIe链路两端的设备进行数据通信。此时该PCIe设备在进行链路训练时，必须通知对端链路该设备实际使用的链路状态。此外PCIe总线在链路训练过程中，还需要确定数据传送率。PCIe总线进行链路训练时，需要进行RC或者Switch的Link Number和Lane Number的初始化，在第8.2节中将详细介绍这些内容。......
2023-10-20
PCIe设备必须支持L0s状态。L0s状态是一个低功耗状态，PCIe设备进入或者退出该状态不需要系统软件的干预，其状态转换由硬件控制完成。图8-13 L0s的接收状态机接收逻辑RX处于L0状态时，如果收到1个EIOS序列后，将进入Rx_L0s.Entry状态。接收逻辑RX在Rx_L0s.Idle状态中将持续监测接收链路，如果发现对端设备的发送逻辑TX退出“Electrical Idle”状态时，接收逻辑RX将进入Rx_L0s.FTS状态。......
2023-10-20
目前虚拟化技术在处理器体系结构中，已经占据一席之地。本章所强调的虚拟化技术是指在一个处理器系统[109]中运行多个虚拟处理器系统的技术。因此处理器需要为虚拟化环境设置专门的硬件，以支持多个虚拟处理器系统在一个物理环境中的资源共享。虚拟化技术的核心是通过VMM集中管理物理资源，而每个虚拟处理器系统通过VMM访问实际的物理资源。本章重点关注的是VMM对外部设备的管理，而在外部设备中重点关注对PCI设备的管理。......
2023-10-20
相关推荐