PCIe总线的序基于PCI总线的序，并进行了许多扩展。在PCI总线上，仅能使用强序传送规则，而PCIe总线支持Relaxed ordering方式进行数据传递，使用这种方法时，不同的TLP在通过RC和Switch到达EP时，不一定遵循PCI总线的强序原则，这也意味着先发出去的TLP并不一定能够最先到达目的地。PCIe总线使用Relaxed ordering数据传送方式，在一定程度上可以提高数据传送效率。
在TLP的Attr字段中有一个Relaxed Ordering位，表示该TLP是否支持PCIe总线的Re-laxed Ordering方式，但是TLP是否可以使用Relaxed Ordering还与这个TLP经过的设备有关。如果一个TLP经过的Switch不支持PCIe的Relaxed Ordering数据传送方式，通过这个Switch的TLP报文依然需要使用强序方式通过这个Switch。
系统软件可以通过使能Device Control寄存器中的Enable Relaxed ordering位，来禁止或者使能TLP报文的Relaxed ordering功能，Device Control寄存器在PCIe设备的PCI Express Capability结构中。目前大多数PCIe设备不支持Relaxed ordering方式进行TLP的传递。(www.chuimin.cn)
PCIe总线的Relaxed Ordering数据传送方式是有条件的，PCIe总线的每一个TLP报文都有一个唯一的TC，而这个TC又和一个唯一的VC对应[77]。Relaxed Ordering与报文使用的VC相关。VC相同的TLP间的传送遵循Relaxed Ordering的原则，而VC不同的TLP间没有序的要求。在PCIe总线中，所有数据传送类型，如存储器、I/O、配置和Message总线事务都需要遵循规定的传送顺序。
有关PCI Express体系结构导读的文章
本章主要讲述在PCI/PCIe总线中，数据传送的“序”与可能出现的死锁。在PCI/PCIe总线中，序与生产/消费者模型密切相关。生产/消费者模型是一种并发协作模型，PCI/PCIe设备使用该模型进行数据传递。在PCI/PCIe总线中，访问“序”的安排必须保证生产/消费者模型的正确运转，这也意味着在PCI/PCIe总线中，数据的传送规则需要与生产/消费者模型一致。而PCI/PCIe总线针对的就是这样的一个通用处理器系统。本章将在第11.3节介绍PCI总线的序，并在第11.4节详细介绍PCIe总线的序。......
2023-10-20
PCIe设备使用MSI机制时，通过向中断控制器发送MSI报文以提交中断请求。然而对于PCIe体系结构而言，这个MSI报文与普通的存储器写报文并没有本质的区别，这个报文也可以使用不同的TC。如果设备的数据传送使用TC0，而MSI报文使用TC1时，将可能引发数据完整性的问题。PCIe总线规范并没有约定如何处理传递MSI报文而产生的数据完整性问题。当该读操作结束后，即PCIe设备收到存储器读完成TLP后，再发送MSI报文。......
2023-10-20
这两种PLP在链路训练的多个状态机中使用，下文将进一步介绍这两种字符序列。其中TS1序列的主要作用是检测PCIe链路的配置信息，而TS2序列确认TS1序列的检测结果。不同的PCIe链路需要使用不同数目FTS序列，才能使接收端的PLL锁定接收时钟。PCIe设备可以根据链路的使用情况确定当前链路是否处于Electrical Idle状态，而不是必须收到Idle序列后进入该状态。......
2023-10-20
本节重点讲述PCI桥如何将Type 01h配置请求转换为Type 00h配置请求。下面将举例说明PCI总线配置请求的转换原则，并以图2-8为例说明处理器如何访问PCI设备01和PCI设备31的配置空间。PCI总线规定Type01h配置请求只能由PCI桥负责处理。而1＜Bus Number≤3，所以PCI桥1将接收来自PCI总线0的Type 01h配置请求，并将这个配置请求直接下推到PCI总线1。......
2023-10-20
PCI总线作为处理器系统的局部总线，其主要目的是为了连接外部设备，而不是作为处理器的系统总线连接Cache和主存储器。孤立地研究PCI总线并不可取，因为PCI总线仅是处理器系统的一个部分。深入理解PCI总线需要了解一些与处理器体系结构相关的知识。PCI规范并没有对HOST主桥的设计进行约束。PCI桥是PCI总线的一个重要组成部件，该部件的存在使得PCI总线极具扩展性。PCI总线提供的峰值带宽远高于这些总线。......
2023-10-20
PCI-X总线改变了PCI总线使用的传送协议。PCI-X 1.0总线可以使用的最高总线频率为133MHz，而PCI-X 2.0总线可以使用的最高总线频率为533MHz，远比PCI总线使用的总线频率高。除了信号传送协议外，PCI-X总线在进行DMA读写时，可以不进行Cache共享一致性操作，而PCI总线进行DMA读写时必须进行Cache一致性操作。第3.3节将详细讨论与Cache一致性相关的PCI总线事务。此外PCI-X总线还支持乱序总线事务，即Relaxed Ordering，该总线事务被PCIe总线继承。......
2023-10-20
图12-1 Capric卡的组成结构Capric卡基于PCIe总线，主要功能是通过DMA读写方式与HOST处理器进行数据交换。Capric卡由LogiCORE、发送部件、接收部件、BAR空间、DMA控制逻辑和FPGA片内SRAM组成，其工作原理较为简单。Capric卡仅使用了BAR0空间，处理器使用存储器映像寻址方式，而不是I/O映像寻址方式访问BAR0空间。......
2023-10-20
PCI总线在进行数据传递时规定了一些规则。在图11-1所示的实例中，如果Flag位在PCI总线0上时，生产者需要通过PCI桥传递数据，并将Flag位置1，这两个操作都需要使用Posted存储器写总线事务。如果PCI不遵循“先进先出”的原则，有可能发生Flag位已经置1，而数据尚未完全到达数据缓冲，从而引发数据完整性问题。如图11-1所示，生产者通过PCI桥向数据缓冲写入数据，与消费者通过PCI桥更新Status状态位没有序的关系。......
2023-10-20
相关推荐