下面以存储器读为例，说明PCI-X设备如何使用Split总线事务。这些PCI-X桥使用Split Response周期结束当前总线事务，释放上游PCI总线。之后继续转发这个存储器读请求，直到Completer认领这个存储器读请求总线事务。Completer准备好数据后，将重新申请总线，并使用存储器读完成总线事务主动地将数据传送给Requester。PCI-X总线提出的Split总线事务被PCIe总线继承。......
2023-10-20
LOCK、Delayed、Posted总线事务关系
【摘要】：PCI桥将下游传递到上游的LOCK总线事务转换为普通的总线事务，即去掉这个LOCK标志。如果该LOCK总线事务是Non-Posted总线事务，此时PCI桥并不能立即完成这个LOCK总线事务，因为PCI桥还需要将“Non-Posted总线请求”对应的总线完成信息传递给发起者之后，LOCK总线事务才能最终完成。该PCI桥不会使用Delayed总线事务接收其他Non-Posted总线事务，也不会暂存这些总线事务。丢弃所有暂存在PCI桥中的De-layed总线事务；允许LOCK总线事务超越任何读写请求。
PCI桥可以将一个LOCK总线事务从上游传递到下游，但是不能将一个LOCK总线事务从下游传递到上游。PCI桥将下游传递到上游的LOCK总线事务转换为普通的总线事务，即去掉这个LOCK标志。
当PCI桥从一个主设备接收一个LOCK总线事务之后，将这个总线事务发送到下游总线的目标设备。如果该LOCK总线事务是Non-Posted总线事务，此时PCI桥并不能立即完成这个LOCK总线事务，因为PCI桥还需要将“Non-Posted总线请求”对应的总线完成信息传递给发起者之后，LOCK总线事务才能最终完成。
在PCI桥没有将LOCK总线完成传递给发起者之前这段时间里，PCI桥仅接收这个发起LOCK总线事务的主设备的总线请求，而重试其他主设备发出的总线事务。该PCI桥不会使用Delayed总线事务接收其他Non-Posted总线事务，也不会暂存这些总线事务。
一个LOCK总线事务从PCI桥的上游到达PCI桥，并在PCI桥将这个LOCK总线事务传递到下游总线这段时间里，PCI桥需要进行以下处理。
（1）将所有同方向的PMW总线事务刷新到下游总线。(www.chuimin.cn)
（2）对于Delayed总线事务，PCI桥需要进行特别处理。丢弃所有暂存在PCI桥中的De-layed总线事务；允许LOCK总线事务超越任何读写请求。或者完成所有Delayed读写请求，再将LOCK总线事务发送给下游总线。
在PCI桥的下游总线接收LOCK总线请求之前，PCI桥仍然可以暂存来自下游总线的数据请求；而在下游总线接收LOCK总线请求之后，PCI桥不能接收任何来自下游总线的数据请求，直到发起LOCK总线请求的主设备解锁。
在一个最简单的PCI桥的实现中，一个LOCK总线事务在PCI桥的下游总线建立完毕后，PCI桥不能接收上/下游总线的数据请求，除了来自发起LOCK总线事务的PCI主设备的数据请求。而且PCI桥必须完成发向上游总线的PMW，DRC和DWC总线请求。采用这个规则可以保证使用LOCK总线事务时不会引发死锁。但是使用这些规则将极大影响PCI总线的传送性能，为此在处理器系统的设计中，最好不使用LOCK总线事务。
有关PCI Express体系结构导读的文章
- 详细阅读
-
FSBInterruptMessage总线事详细阅读
与MPC8572处理器处理MSI中断请求不同，x86处理器使用FSB的Interrupt Message总线事务，处理PCIe设备的MSI/MSI-X中断请求。而采用Interrupt Message总线事务可以有效地避免这种系统瓶颈，因为使用这种方式中断信息和中断向量将同时到达指定的CPU，而不需要使用中断响应周期获得中断向量。MCH收到这个TLP后，发现这个TLP的目的地址在FSB Interrupts存储器空间中，则将PCIe总线的存储器写请求转换为Interrupt Message总线事务，并在FSB总线上广播。......
2023-10-20
-
PCIe总线事务层导读详细阅读
事务层是PCIe总线层次结构的最高层，该层次将接收PCIe设备核心层的数据请求，并将其转换为PCIe总线事务，PCIe总线使用的这些总线事务在TLP头中定义。PCIe的事务层还支持流量控制和虚通路管理等一系列特性，而PCI总线并不支持这些新的特性。在PCIe总线中，不同的总线事务采用的路由方式不相同。PCIe总线使用的数据报文首先在事务层中形成，这个数据报文也称为事务层数据报文，即TLP。......
2023-10-20
-
了解Cache相关的PCI总线事务详细阅读
PCI总线规范定义了一系列与Cache相关的总线事务，以提高PCI设备与主存储器进行数据交换的效率，即DMA读写的效率。PCI设备与主存储器进行的Cache共享一致性增加了HOST主桥的设计复杂度。在高性能处理器中Cache状态机的转换模型十分复杂。因为Cache一致性操作不仅与HOST主桥的设计相关，而且主要与处理器和Cache Memory系统设计密切相关。因为x86处理器重点优化的是PCIe设备，目前x86处理器使用的IOAT技术，显著提高了PCIe设备与主存储器进行数据通信的效率。......
2023-10-20
-
PCI总线事务通过PCI桥的顺序详细阅读
表11-4 PCI桥使用的数据访问顺序1.Posted存储器写通过PCI桥时需要按序完成Posted存储器写通过PCI桥时需要遵循“先进先出”的原则，否则将会引发数据完整性问题。......
2023-10-20
-
PCIExpress体系结构导读：延迟总线事详细阅读
此时PCI桥首先Retry当前Non-Posted总线事务，并将其转换为Delayed总线事务。使用Delayed总线请求事务进行数据传送时，需要遵循以下规则。而这些重试操作极大浪费了PCI总线的带宽，这也是Delayed总线事务的缺点。此时这个Delayed总线完成事务除了在以下两种情况之外，不能被随便丢弃。PCI桥在处理Delayed总线事务时，必须能够接收来自这个桥同一侧的Posted存储器写请求。因为Delayed读总线事务A有可能被设备使用重试周期结束。......
2023-10-20
-
现场总线网络管理：基于FMSVFD模型的虚拟详细阅读
网络管理代理是一个设备应用进程，它由一个FMS的VFD模型表示。基金会现场总线为网络管理者及其网络管理代理之间的通信规定了标准的虚拟通信关系。网络管理代理VCR含有所有设备都熟知的NMA链路连接端点地址的形式，存在于含有NMA的所有设备中。网络管理信息库NMIB的内容是借助虚拟现场设备管理和对象字典来描述的。......
2023-11-22
-
PCI总线概述，现场总线及应用技术详细阅读
PCI总线是由Intel公司提出的。PCI总线不是由ANSI通过的标准，但由于它是由厂家自发制定执行的标准，具有众多的优点，拥护者，执行者众多，成了事实上的标准。PCI总线共有100个引脚，如果只作为目标设备，至少需要47条，如作为主设备则需要49条。本设计使用位命令字，其定义如下：3.PCI总线基本协议PCI上的基本总线传输机制是突发成组传输。......
2023-11-22
相关推荐