本节首先分析一个在PCI总线中死锁的实例。假设在PCI桥A中存放了一个Posted写请求，该请求正在准备发向Secondary PCI总线。而在PCI桥A还没有获得Seconday PCI总线的使用权时，Secondary总线上的PCI设备B，需要使用Delayed总线事务通过该PCI桥从主存储器中读取数据。如图11-3所示。
图11-3 PCI总线中死锁实例2
PCI桥A与PCI设备B的工作流程如下所示。
（1）首先PCI设备B发出的存储器读请求已经从存储器中获得数据，HOST主桥将这个存储器读请求转换为存储器读完成。当这个存储器读完成穿越PCI桥时，要求刷新PCI桥中的Posted写请求（从Primary总线到Secondary总线的Posted写请求）。因此PCI桥首先需要重试来自PCI设备的读完成，然后将存储在PCI桥中的这个Posted写请求刷新出去，详细原因见第11.3.1节。
（2）如果这个Posted写请求的目的设备恰好是需要从存储器读取数据的PCI设备，此时将可能发生死锁。假设在PCI桥A暂存的Posted写的目的地恰好为PCI设备B。(www.chuimin.cn)
（3）PCI设备B发现有发向自己的Posted写请求时，并不接收这个请求，而是使用重试周期拒绝这个写请求，因为这个PCI设备希望从存储器读取完数据后，才能接收这个写请求。
（4）此时在PCI桥A中暂存的Posted写无法完成，同时PCI设备B的读完成请求也无法穿越PCI桥A，此时将产生死锁。
产生这个死锁的原因是PCI设备B需要完成存储器读之后才能接收Posted存储器写，如果PCI设备B可以先接收Posted存储器写，之后再进行存储器读完成请求，这个死锁就可以避免。产生该死锁的原因与PCI总线的序相关，合理地安排这些总线事务的访问序将可以避免这类死锁，下文将详细介绍PCI总线的序。
在PCI总线中，如果没有合适地处理序的问题，将产生多种类型的死锁。本节所讲述的仅是其中一个较为简单的实例。下文将继续介绍有关PCI总线序引发的死锁问题。PCI总线通过安排访问顺序，可以合理地解决这类死锁问题。
有关PCI Express体系结构导读的文章
下面以图3-2所示的处理器系统为例，说明处理器向PCI设备11进行存储器写的数据传送过程。PCI设备11在PCI总线域的地址范围是0x7300-0000～0x73FF-FFFF。存储器域将0xF300-0008这个地址发向HOST主桥，0xF000-0000～0xF7FF-FFFF这段地址已经由HOST主桥映射到PCI总线域地址空间，所以HOST主桥认为这是一个对PCI设备的访问。PCI总线0的PCI桥1发现0x7300-0008在自己管理的地址范围内，于是接管这个存储器写请求，并通过总线仲裁逻辑获得PCI总线1的使用权，并将这个请求转发到PCI总线1上。......
2023-10-20
而PCI总线的突发传送仍然存在缺陷。为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。......
2023-10-20
PCI-X总线改变了PCI总线使用的传送协议。PCI-X 1.0总线可以使用的最高总线频率为133MHz，而PCI-X 2.0总线可以使用的最高总线频率为533MHz，远比PCI总线使用的总线频率高。除了信号传送协议外，PCI-X总线在进行DMA读写时，可以不进行Cache共享一致性操作，而PCI总线进行DMA读写时必须进行Cache一致性操作。第3.3节将详细讨论与Cache一致性相关的PCI总线事务。此外PCI-X总线还支持乱序总线事务，即Relaxed Ordering，该总线事务被PCIe总线继承。......
2023-10-20
图12-10 PCIe总线TLP格式由上图所示，一个PCIe设备发送TLP报文时，在经过数据链路层和物理层时，需要加上若干前缀和后缀。TLP在传送过程中，需要通过PCIe总线的事务层、数据链路层和物理层，因此必须考虑这些协议所带来的开销。在这两种情况之下，事务层的开销不同。由公式12-11，可以计算出与Max_Payload_Size参数对应的Payload_Ratio，并由此推算存储器写TLP在事务层上的开销。本章以这种方式为例分析存储器读TLP在事务层中的开销。......
2023-10-20
VC不同的TLP间没有序的要求，在PCIe总线中，“序”是指VC相同的TLP之间的传送顺序，其关系如表11-5所示。表11-5 PCIe总线的序各个表项的含义如下。如在第11.1.1节描述的生产/消费者模型中，生产者首先将数据写入数据缓冲，然后将Flag位置1。B2 b对应TLP的IDO位为1的情况。......
2023-10-20
为此PCI桥需要对Non-Posted总线事务进行优化处理，并使用Delayed总线事务处理这些Non-Posted总线事务，PCI总线规定只有Non-Posted总线事务可以使用Delayed总线事务。PCI总线的Delay总线事务由Delay读写请求和Delay读写完成总线事务组成，当Delay读写请求到达目的地后，将被转换为Delay读写完成总线事务。为了进一步提高Non-Posted总线事务的执行效率，PCI-X总线将PCI总线使用的Delayed总线事务，升级为Split总线事务。......
2023-10-20
而后差一心腹家臣，速将密信送往莒城去了。这日早朝，国中诸大夫都到，唯独高子、国子二人依旧称病未来。近日公孙无知纵情酒色，早已掏空了身子。而连称、管至父二人公然压班，引起众人怨愤不已。行为如此古怪，更令众人一头雾水，当下面面相觑，皆疑惑不解。是夜，以公孙隰朋、宾须无为首，齐国大夫二十余人齐聚雍廪府中。......
2023-10-19
表5-27 数据传送指令注：EDMOV指令仅适合QnU系列PLC。下面以16位数据传送指令MOV为例展开说明。图5-4 K155存储在数据寄存器D8中2）浮点数据传送EMOV指令是将源操作数中存储的浮点型实数数据传送至目标软元件中去。EMOV指令是单精度浮点数据，占32位，双精度指令占64位。4）相同16位数据批量传送指令FMOV的主要功能是将数据同时传送到指定软元件开始的n点位置。......
2023-06-16
相关推荐