PowerPC处理器设置了一系列寄存器，处理来自PCIe设备的MSI报文，其中最重要的寄存器是MSIIR寄存器。在PowerPC处理器系统中，PCIe设备Message Address寄存器中存放的值都为MSIIR寄存器的物理地址，而Message Data寄存器中存放的数据也与MSIIR寄存器相关。
在PowerPC处理器系统中，MSI机制的实现过程是PCIe设备向MSIIR寄存器写入指定的数据。MPIC中断控制器发现该寄存器被写入后，将向处理器提交中断请求。处理器收到这个中断请求后，将通过读取MPIC中断控制器的ACK寄存器确定中断向量，并依此确定中断源。为此PowerPC处理器还设置了其他寄存器实现MSI中断机制。
1.MSIIR寄存器
在PowerPC处理器中，MSIIR（Shared Message Signaled Interrupt Index Register）寄存器是实现MSI机制的重要寄存器。
当PCIe设备对MSIIR寄存器进行写操作时，MPC8572处理器将使能MSIR0-MSIR7寄存器的相应位，从而向MPIC中断控制器提交中断请求，而中断控制器将转发这个中断请求，由处理器进一步处理。该寄存器各字段的详细描述如表10-3所示。
表10-3 MSIIR寄存器
PCIe设备通过MSI机制，向此寄存器写入数据时，MSIR0～7寄存器的相应位SH0～31将有一位置1。例如PCIe设备向MSIIR寄存器写入0xFF00000时，MSIR7寄存器的SH31位将置1（SRS字段为0b111用来选择MSIR7，而IBS字段为0b11111用来选择SH31）。
2.MSIR寄存器组
MSIR（Shared Message Signaled Interrupt Registers）寄存器组共由8个寄存器组成，分别为MSIR0～MSIR7。其中每一个MSIRx寄存器中有32个有效位，分别为SH0～31。当PCIe设备对MSIIR寄存器进行写操作时，某一个MSIIRx寄存器的某个SH位将被置为有效。系统软件通过读取该寄存器获得中断源，该寄存器读清除，对此寄存器进行写操作没有意义。
该寄存器组的大小决定了一个PowerPC处理器支持的MSI中断请求的个数。在MPC8572处理器中，有8个MSIRx寄存器，每个寄存器由32个有效位组成，因此MPC8572处理器最多能够处理256个MSI中断请求。该寄存器的结构如图10-6所示。
图10-6 MSIRx寄存器的结构
3.MSISR寄存器
MSISR寄存器（Shared Message Signaled Interrupt Status Register）共由8个有效位组成，每一位对应一个MSIR寄存器。MPC8572处理器设置该寄存器的主要目的是方便系统软件定位究竟是哪个MSIR寄存器中存在有效的中断请求。首先系统软件通过MSISR寄存器判断是哪个MSIRx寄存器存在有效请求，之后读取相应的MSIRx寄存器，该寄存器各字段的详细描述如表10-4所示。
表10-4 MSISR寄存器(www.chuimin.cn)
4.MSIVPR寄存器组
MSIVPR（Shared Message Signaled Interrupt Vector/Priority Register）寄存器组由8个寄存器组成，分别为MSIVPR0～7寄存器。该组寄存器设置对应中断请求的优先级别和中断向量。其中每个MSIVPR寄存器对应一个MSIR寄存器，MSIVPR寄存器各字段的详细解释如表10-5所示。
表10-5 MSIVPR寄存器
（续）
通过该组寄存器可以发现，在MPC8572处理器系统中，PCIe设备最多可以使用8个中断向量，并可以共享这些中断向量。
5.MSIDR寄存器组
MSIDR（Shared Message Signaled Interrupt Destination Registers）寄存器组共由8个寄存器组成，分别为MSIDR0～7。其中每一个MSIDRn寄存器对应一个MSIR寄存器。
MPIC中断控制器支持Pass-through方式，在这种方式下，PowerPC处理器可以使用外部中断控制器处理中断请求（这种方法极少使用），而不使用内部中断控制器。MPIC中断控制器可以使用cint#和int#信号提交中断请求，但是绝大多数系统软件都使用int#信号向处理器提交中断请求。
此外在MPC8572处理器中有两个CPU，分别为CPU0和CPU1，MSI机制提交的中断请求可以由CPU0或者CPU1处理。系统软件可以通过设置MSIDRn寄存器完成这些功能，该寄存器各字段的详细描述如表10-6所示。
表10-6 MSIDRn寄存器
有关PCI Express体系结构导读的文章
I/O APIC最终使用REDIR_TBL表，将来自输入引脚的中断请求发送至Local APIC，并由CPU进一步处理这个中断请求。然而直接使用PCIe总线提供的标准方法会带来一些问题。图15-2 PCI Message中断路由如上图所示，PCIe设备使用的INTx中断请求都最终使用I/O APIC的IRQ_PIN16引脚，从而造成了这个引脚所申请的中断过于密集，因此采用这种中断路由方法并不合理。值得注意的是，每一个HOST主桥和每一条PCI总线都含有一个中断路由表。......
2023-10-20
Capric卡一共需要处理三种中断请求，分别为DMA写完成、DMA读完成和错误中断请求。源代码12-9 Capric卡的中断服务例程在capric_probe函数中，capric_interrupt中断服务例程被request_irq函数注册到Linux系统的irq_desc中断描述符表中，并与Linux系统的外部中断处理函数do_IRQ挂接，当Capric卡通过MSI中断方式提交外部中断请求后，do_IRQ函数将最终调用capric_interrupt函数完成相应的中断处理。......
2023-10-20
但是PCI总线规范没有规定PCI设备的INTx信号如何与中断控制器的IRQ_PINx#信号相连，这为系统软件的设计带来了一定的困难，为此系统软件使用中断路由表存放PCI设备的INTx信号与中断控制器的连接关系。在一些简单的嵌入式处理器系统中，Firmware并没有提供中断路由表，系统软件开发者需要事先了解PCI设备的INTx信号与中断控制器的连接关系。此时外部设备与中断控制器的连接关系由硬件设计人员指定。......
2023-10-20
[5]微软规定了一系列PnP设备规范，详见http：//www.microsoft.com/whdc/system/pnppwr/pnp/default.mspx。而SCI中断也被称为ACPI中断，下文将详细介绍该中断的实现机制。[11]ACPI 4.0规范的第5.6节APIC Event Programming Model中定义了一系列回调号。[12]在FACP.dsl文件中存放SCI Interrupt使用的中断向量。[13]该函数为ACPICA提供的OS服务层接口函数。[20]如第14.1.3节所示，pci_legacy_init函数在执行过程中需要检查pcibios_scanned参数，当该参数为1时，该函数将直接返回。PCIe设备可以通过INTx中断消息报文，向I/O APIC提交中断请求，详见第6.3.4节。......
2023-10-20
2）中断函数没有返回值。7）中断函数最好写在文件的尾部，并且禁止使用extern存储类型说明，以防止其他程序调用。编写一个用于统计外部中断0的中断次数的中断服务程序，具体程序如下：2．using n修饰符MCS-51单片机有4组工作寄存器，每组8个寄存器，分别用R0～R7表示。修饰符using n用于指定本函数内部使用的工作寄存器组，其中n的取值为0～3，表示寄存器组号。......
2023-11-17
系统软件使用CFG_ADDR和CFG_DATA寄存器访问PCI设备的配置空间，而使用INT_ACK寄存器访问挂接在PCI总线上的中断控制器的中断向量，HOST主桥这3个寄存器的地址偏移和属性如表2-1所示。当该位为1时，HOST主桥使能对PCI设备配置空间的访问，当HOST处理器对CFG_DATA寄存器进行访问时，HOST主桥将对这个寄存器的访问转换为PCI配置读写总线事务并发送到PCI总线上。下面以源代码2-1为例说明PowerPC处理器如何访问PCI配置空间。......
2023-10-20
使用移位寄存器可在循环体的循环之间传递数据。图2-40 添加移位寄存器对在框图上移位寄存器用循环边框上的一对端子来表示。需要注意的是，这里为移位寄存器进行了初始化。这表明移位寄存器具有记录保存数据的能力，前提是它必须驻留在内存中。在图2-44中，可以创建多个左侧移位寄存器，但只能有一个右端子。图2-44 多个移位寄存器的建立图2-45 前面板和程序框图......
2023-07-02
PCI设备保证在数据到达目的地之后，再提交中断请求。但是使用MSI中断机制可以取消PCI总线这个INTx#边带信号，可以解决使用INTx中断机制所带来的数据完整性问题。而更为重要的是，PCI设备使用MSI中断机制，向处理器系统提交中断请求时，还可以通知处理器系统产生该中断的原因，即通过不同中断向量号表示中断请求的来源。本书将在第10章详细介绍MSI中断机制。......
2023-10-20
相关推荐