MSI-X Capability中断机制与MSI Capability的中断机制类似。PCIe总线引出MSI-X机制的主要目的是为了扩展PCIe设备使用中断向量的个数，同时解决MSI中断机制要求使用中断向量号连续所带来的问题。
MSI中断机制最多只能使用32个中断向量，而MSI-X可以使用更多的中断向量。目前Intel的许多PCIe设备支持MSI-X中断机制。与MSI中断机制相比，MSI-X机制更为合理。首先MSI-X可以支持更多的中断请求，但这并不是引入MSI-X中断机制最重要的原因。因为对于多数PCIe设备，32种中断请求已经足够了。而引入MSI-X中断机制的主要原因是，使用该机制不需要中断控制器分配给该设备的中断向量号连续。
如果一个PCIe设备需要使用8个中断请求且使用MSI机制时，Message Data的[2∶0]字段可以为0b000～0b111，因此可以发送8个中断请求，但是这8个中断请求的Message Data字段必须连续。在许多中断控制器中，Message Data字段连续也意味着中断控制器需要为这个PCIe设备分配8个连续的中断向量号。
有时在一个中断控制器中，虽然具有8个以上的中断向量号，但是很难保证这些中断向量号是连续的。因此中断控制器将无法为这些PCIe设备分配足够的中断请求，此时该设备的“Multiple Message Enable”字段将小于“Multiple Message Capable”。
而使用MSI-X机制可以合理解决该问题。在MSI-X Capability结构中，每一个中断请求都使用独立的Message Address字段和Message Data字段，从而中断控制器可以更加合理地为该设备分配中断资源。
与MSI Capability寄存器相比，MSI-X Capability寄存器使用一个数组存放Message Ad-dress字段和Message Data字段，而不是将这两个字段放入Capability寄存器中，本书将这个数组称为MSI-X Table。从而当PCIe设备使用MSI-X机制时，每一个中断请求可以使用独立的Message Address字段和Message Data字段。
除此之外MSI-X中断机制还使用了独立的Pending Table表，该表用来存放与每一个中断向量对应的Pending位。这个Pending位的定义与MSI Capability寄存器的Pending位类似。MSI-X Table和Pending Table存放在PCIe设备的BAR空间中。MSI-X机制必须支持这个Pending Table，而MSI机制的Pending Bits字段是可选的。
1.MSI-X Capability结构
MSI-X Capability结构比MSI Capability结构复杂一些。在该结构中，使用MSI-X Table存放该设备使用的所有Message Address和Message Data字段，这个表格存放在该设备的BAR空间中，从而PCIe设备可以使用MSI-X机制时，中断向量号可以不连续，也可以申请更多的中断向量号。MSI-X Capability结构的组成方式如图10-2所示。
图10-2 MSI-X Capability结构的组成方式
上图中各字段的含义如下所示。
●Capability ID字段记载MSI-X Capability结构的ID号，其值为0x11。在PCIe设备中，每个Capability都有唯一的ID号。
●Next Pointer字段存放下一个Capability结构的地址。
●Message Control字段，该字段存放当前PCIe设备使用MSI-X机制进行中断请求的状态与控制信息，如表10-2所示。
表10-2 MSI-X Capability结构的Message Control字段
●Table BIR（BAR Indicator Register）。该字段存放MSI-X Table所在的位置，PCIe总线规范规定MSI-X Table存放在设备的BAR空间中。该字段表示设备使用BAR0～5寄存器中的哪个空间存放MSI-X table。该字段由三位组成，其中0b000～0b101与BAR0～5空间一一对应。
●Table Offset字段。该字段存放MSI-X Table在相应BAR空间中的偏移。(www.chuimin.cn)
●PBA（Pending Bit Array）BIR字段。该字段表示Pending Table存放在PCIe设备的哪个BAR空间中，0表示BAR0空间，1表示BAR1空间，依此类推。在通常情况下，Pending Table和MSI-X Table存放在PCIe设备的同一个BAR空间中。
●PBA Offset字段。该字段存放Pending Table在相应BAR空间中的偏移。
2.MSI-X Table
MSI-X Table的组成结构如图10-3所示。
由该图可见，MSI-X Table由多个Entry组成，其中每个Entry与一个中断请求对应。每个Entry中有四个参数，其含义如下所示。
图10-3 MSI-X Table的组成结构
●Msg Addr。当MSI-X Enable位有效时，该字段存放MSI-X存储器写事务的目的地址的低32位。该双字的31∶2字段有效，系统软件可读写；1∶0字段复位时为0，PCIe设备可以根据需要将这个字段设为只读，或者可读写。不同的处理器填入该寄存器的数据并不相同。
●Msg Upper Addr，该字段可读写，存放MSI-X存储器写事务的目的地址的高32位。
●Msg Data，该字段可读写，存放MSI-X报文使用的数据。其定义与处理器系统使用的中断控制器和PCIe设备相关。
●Vector Control，该字段可读写。该字段只有第0位（即Per Vector Mask位）有效，其他位保留。当该位为1时，PCIe设备不能使用该Entry提交中断请求；为0时可以提交中断请求。该位在复位时为0。Per Vector Mask位的使用方法与MSI机制的Mask位类似。
3.Pending Table
Pending Table的组成结构如图10-4所示。
图10-4 Pending Table的组成结构
如上图所示，在Pending Table中，一个Entry由64位组成，其中每一位与MSI-X Table中的一个Entry对应，即Pending Table中的每一个Entry与MSI-X Table的64个Entry对应。与MSI机制类似，Pending位需要与Per Vector Mask位配置使用。
当Per Vector Mask位为1时，PCIe设备不能立即发送MSI-X中断请求，而是将对应的Pending位置1；当系统软件将Per Vector Mask位清零时，PCIe设备需要提交MSI-X中断请求，同时将Pending位清零。
有关PCI Express体系结构导读的文章
而Max_Payload_Size参数存放PCIe设备实际使用的TLP有效负载的最大值。当PCIe设备的所传送的数据大小超过Max_Payload_Size参数时，这段数据将被分割为多个TLP进行发送。在多数x86处理器系统的MCH或者ICH中，Max_Payload_Size Supported参数为128B。因此即便EP支持较大的Max_Payload_Size Supported参数，并不会提高数据传送效率。PCIe总线规范规定，对于实时性要求较高的PCIe设备，Max_Payload_Size参数不应设置过大，因此这个参数有时会低于PCIe链路允许使用的最大值。......
2023-10-20
VC不同的TLP间没有序的要求，在PCIe总线中，“序”是指VC相同的TLP之间的传送顺序，其关系如表11-5所示。表11-5 PCIe总线的序各个表项的含义如下。如在第11.1.1节描述的生产/消费者模型中，生产者首先将数据写入数据缓冲，然后将Flag位置1。B2 b对应TLP的IDO位为1的情况。......
2023-10-20
图12-11 Capric卡的DMA写过程首先处理器填写Capric卡的WR_DMA_ADR、WR_DMA_SIZE和DCSR2寄存器，经过延时D0之后，这些命令陆续到达Capric卡。Capric卡收到处理器的DMA写请求后，将向RC连续发送存储器写TLP，并由RC将数据写入到主存储器。处理器收到MSI报文后，将执行中断处理程序，Capric卡的中断处理例程通过RC读取中断控制状态寄存器INT_REG，并结束整个DMA写操作。首先处理器填写Capric卡的寄存器启动DMA读。......
2023-10-20
Reciever Detect识别逻辑的主要作用是检测对端的接收逻辑RX是否正常工作，Receiver Detect识别逻辑是发送逻辑TX的一部分。Receiver Detect识别逻辑的实现机理是通过检测对端设备接收逻辑的DC共模输入阻抗，来判断接收端是否存在。PCIe总线规定VTX-RCV-DETECT的最大值为600mV。值得注意的是，在PCIe V2.x规范中，并没有强行规定必须在VD+和VD-信号上都进行这种Receiver Detect测试。在LTSSM状态机中，从Detect到Polling状态的切换时，需要使用Receiver Detect识别逻辑。......
2023-10-20
PCIe总线进行链路训练的主要目的是初始化PCIe链路的物理层、端口配置信息、相应的链路状态，并了解链路对端的拓扑结构，以便PCIe链路两端的设备进行数据通信。此时该PCIe设备在进行链路训练时，必须通知对端链路该设备实际使用的链路状态。此外PCIe总线在链路训练过程中，还需要确定数据传送率。PCIe总线进行链路训练时，需要进行RC或者Switch的Link Number和Lane Number的初始化，在第8.2节中将详细介绍这些内容。......
2023-10-20
PCIe设备必须支持L0s状态。L0s状态是一个低功耗状态，PCIe设备进入或者退出该状态不需要系统软件的干预，其状态转换由硬件控制完成。图8-13 L0s的接收状态机接收逻辑RX处于L0状态时，如果收到1个EIOS序列后，将进入Rx_L0s.Entry状态。接收逻辑RX在Rx_L0s.Idle状态中将持续监测接收链路，如果发现对端设备的发送逻辑TX退出“Electrical Idle”状态时，接收逻辑RX将进入Rx_L0s.FTS状态。......
2023-10-20
目前虚拟化技术在处理器体系结构中，已经占据一席之地。本章所强调的虚拟化技术是指在一个处理器系统[109]中运行多个虚拟处理器系统的技术。因此处理器需要为虚拟化环境设置专门的硬件，以支持多个虚拟处理器系统在一个物理环境中的资源共享。虚拟化技术的核心是通过VMM集中管理物理资源，而每个虚拟处理器系统通过VMM访问实际的物理资源。本章重点关注的是VMM对外部设备的管理，而在外部设备中重点关注对PCI设备的管理。......
2023-10-20
图11-5 IDO模型的优点这种拥塞也被称为HOLBlocking。在PCIe V2.1总线规范提出之前，PLX[81]公司已经使用类似IDO模型的技术以优化Switch的数据传送，即PLX-Specific Relaxed Ordering技术。在PEX8518中，每一个Ingress端口都为不同的TC设置了一个“PLX-Specific Relaxed Ordering”使能位，当该位为1时，当一个Ingress端口收到的TLPs发向的Egress端口不同，则没有序的要求；而Egress端口相同的TLPs必须按序进行。......
2023-10-20
相关推荐