在PCIe总线的节点中，一个VC的接收缓存由PH（Posted Header）缓存、PD（Posted Data）缓存、NPH（Non-Posted Header）缓存、NPD（Non-Posted Data）缓存、CplH（Com-pletion Header）缓存和CplD（Completion Data）缓存组成。
●PH缓存存放存储器写请求TLP和Message报文使用的TLP头。
●PD缓存存放存储器写请求TLP和Message报文使用的Payload。
●NPH缓存存放Non-Posted请求TLP使用的TLP头。
●NPD缓存存放Non-Posted请求TLP使用的Payload。在Non-Posted请求TLP中，如存储器读请求TLP并不含有Payload字段，但是I/O和配置写请求TLP使用Payload字段。
●CplH缓存存放完成报文使用的TLP头。
●CplD缓存存放完成报文使用的Payload。如上文所述，完成报文分为两大类，带数据的完成报文和不带数据的完成报文。其中不带数据的完成报文不需要使用CplD缓存。
在PCIe总线中，一个TLP从Upstream节点传送到Current节点时，必须同时具备多个缓存的Credit后才能发送。如存储器写请求TLP，需要同时具备PH和PD缓存的Credit，才能发送；而“不带数据的”存储器读完成TLP，仅需要具备CplH缓存即可。这些缓存在PCIe设备中的组成结构如图9-10所示。
图9-10 PCIe总线Current节点的缓冲管理
如表6-2所示，PCIe总线根据Type字段将TLP分为15种，而根据这些TLP的传输特性，可以将这些TLP分为Posted Transaction、Non-Posted Transaction和Comple tion三大类。在PCIe总线中，这三大类数据传送需要遵循各自的规则，这些Transaction也有各自的特点。这三大类Transaction在进行数据传递时需要使用不同的缓存，这些缓存由多个单元（Unit）组成。每个Unit的大小与缓存类型相关，如表9-1所示。
表9-1 PCIe总线缓存的单元大小(www.chuimin.cn)
PCIe总线将Header和Data缓存分离的主要原因是，一个TLP的Header大小是固定的，如PH和NPH大小在5DW之内，CplH大小在4DW之内；而Data的大小并不固定，除了NPD的大小为1个DW之外，其他数据报文的长度由TLP的Length字段确定，并不固定。PCIe总线将Header和Data缓存分离有利于Data缓存的合理使用。
PCIe总线规范将这些缓存使用的Unit统称为FC（Flow Control）Unit，下文将以FC Unit简称这些对应缓存的Unit。因为Header的大小固定，所以Header缓存能够精确地预知可以容纳几个Header；而由于Data的大小并不固定，Data缓存无法精确预知可以存放几个Data，当然Data缓存也不可能将Data的基本单位设置为Max_Payload_Size参数。因为这样做不仅不合理，而且非常浪费资源。将Header和Data缓存分离，有利于Data缓存使用类似Adap-tive流量控制的方法使所有Data共用一个缓存，从而提高了Data缓存的利用率。但是也造成TLP因为不能同时具有Head和Data缓存，而无法传送。
在PCIe总线中，不同的TLP使用对应缓存的Unit数量也不同，Current节点有时需要两种缓存才能接收一个TLP。不同TLP使用的缓存数目如表9-2所示。
表9-2 不同TLP使用的缓存
由上表所示，一个TLP可能需要使用两种缓存，如存储器写请求需要使用PH和PD缓存。这也意味着在PCIe设备的VC中，缓存之间存在依赖关系。当Upstream节点向Current节点进行存储器写时，发送方必须同时具有PH和PD两个缓存的Credit才能进行；而向Current节点发送读完成TLP时，Upstream节点必须同时具有CplH和CplD两个缓存的Credit才能进行。这为PCIe总线的流量控制带来了额外的麻烦。
此外，在PCIe总线中，进行存储器写和存储器读完成TLP时，究竟需要多少个PD或者CplD单元是随TLP而变的，VC无法预知确切的单元数量。无论VC采用何种缓冲分配策略，这种“不可预知”都会给流量控制带来巨大的麻烦。
报文长度的不确定性为PCIe总线流量控制机制带来了许多难以解决的问题。造成这种现象的主要原因是PCIe总线源于PCI总线，其主要应用来自PC领域而不是通信领域。PCIe总线为了向前兼容PCI总线，做出了许多功能上的牺牲。
PCIe总线使用Credit-Based流控机制，Upstream节点在发送TLP时，必须首先获得Cur-rent节点相应缓存的Credit。如Upstream节点发送存储器写请求时，需要同时具有Current节点中PH缓存和PD缓存的Credit，才能进行。
有关PCI Express体系结构导读的文章
PCI总线0上存储器控制器是一个比较特殊的PCI设备，这个设备除了需要管理DDR SDRAM之外，还管理整个存储器域的地址空间，包括PCI总线域地址空间。从传统外部设备的角度上看，PCI总线0的Device 0并不是一个设备，仅存放与处理器系统密切相关的一组参数。值得注意的是，在x86处理器中，PCI总线0的Device 0的存在并不完全是为了向前兼容，而是Intel使用PCI总线概念统一所有外部设备的方法。表5-1 Device 0的基本配置空间Device 0使用的基本配置空间与其他PCI设备兼容。......
2023-10-20
PCIe设备使用两种电源信号供电，分别是Vcc与Vaux，其额定电压为3.3V。在PCIe总线中，使用Vaux的主要原因是为了降低功耗和缩短系统恢复时间。PCIe设备使用该信号复位内部逻辑。PCIe总线定义了多种复位方式，其中Cold Reset和Warm Reset这两种复位方式的实现与该信号有关，详见第4.1.5节。当PCIe设备准备退出L2状态时，可以使用Beacon信号，提交唤醒请求。......
2023-10-20
假定在一个系统中，一共具有n条VC，而且这几条VC都使用N23算法进行流量控制，那么在使用Static流量控制方式时，该系统一共需要的缓冲大小为×Packet_Size[62]。目前接收缓存的分配常使用两种算法，分别是Sender-Oriented和Receiver-Oriented管理算法。......
2023-10-20
事务层是PCIe总线层次结构的最高层，该层次将接收PCIe设备核心层的数据请求，并将其转换为PCIe总线事务，PCIe总线使用的这些总线事务在TLP头中定义。PCIe的事务层还支持流量控制和虚通路管理等一系列特性，而PCI总线并不支持这些新的特性。在PCIe总线中，不同的总线事务采用的路由方式不相同。PCIe总线使用的数据报文首先在事务层中形成，这个数据报文也称为事务层数据报文，即TLP。......
2023-10-20
本章主要讲述在PCI/PCIe总线中，数据传送的“序”与可能出现的死锁。在PCI/PCIe总线中，序与生产/消费者模型密切相关。生产/消费者模型是一种并发协作模型，PCI/PCIe设备使用该模型进行数据传递。在PCI/PCIe总线中，访问“序”的安排必须保证生产/消费者模型的正确运转，这也意味着在PCI/PCIe总线中，数据的传送规则需要与生产/消费者模型一致。而PCI/PCIe总线针对的就是这样的一个通用处理器系统。本章将在第11.3节介绍PCI总线的序，并在第11.4节详细介绍PCIe总线的序。......
2023-10-20
PCIe总线支持Split传送方式，目标设备使用完成报文向源设备主动发送数据。但是这一类完成报文不包含数据，仅包含应答信息。在x86和PowerPC处理器中，一个存储器读完成报文一般不超过RCB参数。该字段由12位组成。第12.2.2节将详细介绍该字段的作用。......
2023-10-20
PCIe总线的电源管理包含ASPM和软件电源管理两方面内容。所谓ASPM是指PCIe链路在没有系统软件参与的情况下，由PCIe链路自发进行的电源管理方式。PCIe总线为PCIe设备提供了几种低功耗模式。但是PCI/PCIe总线提供的电源管理机制远非完美，该管理机制仅考虑了外部设备与处理器系统之间的电源使用关系，并没有考虑外部设备之间电源的使用关系。目前在智能手机的设计中，通常具有专门用于电源管理的微处理器。......
2023-10-20
在Upstream节点、Current节点和Downstream节点中存在两个VC，下文以其中的一个VC为例，说明如何使用Credit-Based机制进行数据传递。为简便起见，本章仅讨论在单向通路下，Credit-Based流量控制机制的原理与实现。Credit-Based机制需要使用以下参数进行报文传递。Credit-Based流量控制使用的各个参数之间的关系如图9-5所示。Current节点将这个值作为Credit，发送到Upstream节点。......
2023-10-20
相关推荐