L1状态是一个比L0s状态使用功耗更低的状态，PCIe设备从L1状态恢复到L0状态，比L0s状态恢复到L0状态的延时更长。PCIe设备进入或者退出该状态可以不需要系统软件的干预。当然系统软件也可以通过设置某些寄存器，使PCIe链路的两端设备同时进入L1状态。在PCIe总线中，L1状态是一个可选状态。
其中只有下游设备（EP或者Switch的上游端口）可以主动“进入L1状态”，而上游设备（RC或者Switch的下游端口）必须与下游设备进行协商后才能进入L1状态。当下游设备满足以下条件时，可以进入L1状态。
（1）PCIe设备支持L1状态。
（2）PCIe设备没有准备发送的TLP和DLLP。
（3）如果下游设备是一个Switch，这个Switch的所有下游端口处于L1或者更高一级的节电状态。
而上游设备需要经过协商才能进入L1状态。
（1）首先下游设备向上游设备发送PM_Active_State_Request_L1报文。(www.chuimin.cn)
（2）上游设备收到这个DLLP报文后，如果该上游设备可以进入L1状态，则向下游设备发送PM_Request_Ack报文；如果不能进入，则发送PM_Active_State_Nak报文。
在PCIe总线中，L1状态由L1.Entry和L1.Idle两个子状态组成，如图8-14所示。
图8-14 L1状态机
PCIe设备从L0状态首先进入L1.Entry状态。PCIe设备处于L1.Entry状态时，发送逻辑TX处于Electrical Idle状态。PCIe设备在此状态停留20ns后，进入L1.Idle状态。接收逻辑在L1.Idle状态中将持续监测接收链路，如果发现其对端发送逻辑TX退出“Electrical Idle”状态时，将从L1.Idle状态首先迁移到Recovery状态，而不是L0状态。
PCIe设备处于该状态时，其发送逻辑TX可以处于高阻抗或者低阻抗模式，而其接收逻辑RX必须处于低阻抗模式。
有关PCI Express体系结构导读的文章
PCIe总线在进行链路训练时，将使用LTSSM状态机。LTSSM状态机由“Detect”、“Pol-ling”、“Configuration”、“Disabled”、“Hot Reset”、“Loopback”、“L0”、“L0s”、“L1”、“L2”和“Recovery”共11个状态组成。LTSSM状态机的转换逻辑如图8-5所示，而各个状态的含义如下所示。图8-5 LTSSM示意图●Detect状态。当PCIe链路被复位或者数据链路层通过填写某些寄存器后，LTSSM将进入该状态。该状态也是LTSSM的初始状态。该状态是LTSSM状态机的重要状态。......
2023-10-20
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
PCIe设备处于Polling.Active状态时，首先检查Link Control 2寄存器的“Enter Compli-ance Bit”位。本节对Polling.Compliance状态不做进一步描述。PCIe链路两端设备进入的LTSSM状态机并不一定同步，可能对端PCIe设备可能已经进入了Polling.Configuration状态，此时该设备将向对端发送TS2序列，详见下文。如果这些条件同时成立时，PCIe设备也将进入Polling.Configuration状态。如果PCIe链路上任何一个Lane的发送链路上连接了一个“对地阻抗为50Ω”的电阻后，PCIe设备也将强制进入Polling.Compliance状态。在许多PCIe设备的具体实现中，并没有使用Polling.Speed子状态。......
2023-10-20
而接收逻辑RX处于Electrical Idle状态时，其DC共模输入阻抗必须在PCIe总线规范要求的范围内。如果在“Electrical Idle Exit detector”部件没有正常工作之前，发送逻辑TX就退出Electrical Idle状态，对端的接收逻辑RX将不能检查到这个状态变化，从而导致错误。值得注意的是，这种推断出的Idle状态并不等同于Electrical Idle状态。PCIe总线通过上表判断而得出的Idle状态称为Logical Idle状态。Electrical Idle状态是PCIe链路的相对静止状态，使用的功耗较低。......
2023-10-20
物理层通知数据链路层当前PCIe链路可用，且物理层正处于链路初始化状态，此时数据链路层不能接收或者发送TLP和DLLP。数据链路层仅是使用该状态位通知事务层，暂时没有从对端中发现PCIe设备，需要进一步检测。数据链路层处于该状态表示在PCIe链路的对端连接了其他设备。当数据链路层收到物理层的状态信息后，DLCMSM状态机将进行状态转换，并向事务层通知PCIe链路的状态。但是在下列情况时，数据链路层状态从DL_Active状态迁移到DL_Inactive状态时并不会引发异常。......
2023-10-20
在PCIe总线中存在两种仲裁机制，分别是基于VC和基于端口的仲裁机制。端口仲裁机制主要针对RC和Switch，当多个Ingress端口需要向同一个Egress端口发送数据报文时需要进行端口仲裁。当RC的端口1和端口3同时访问Endpoint C时，RC的端口2需要进行端口仲裁，决定来自RC哪个端口的数据可以率先通过。PCIe总线规定，系统设计者可以使用以下三种方式进行端口仲裁。......
2023-10-20
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
PCIe设备必须支持L0s状态。L0s状态是一个低功耗状态，PCIe设备进入或者退出该状态不需要系统软件的干预，其状态转换由硬件控制完成。图8-13 L0s的接收状态机接收逻辑RX处于L0状态时，如果收到1个EIOS序列后，将进入Rx_L0s.Entry状态。接收逻辑RX在Rx_L0s.Idle状态中将持续监测接收链路，如果发现对端设备的发送逻辑TX退出“Electrical Idle”状态时，接收逻辑RX将进入Rx_L0s.FTS状态。......
2023-10-20
相关推荐