PCIe设备必须支持L0s状态。L0s状态是一个低功耗状态，PCIe设备进入或者退出该状态不需要系统软件的干预，其状态转换由硬件控制完成。L0s的状态转换由两部分组成，一个是接收状态机，另一个是发送状态机。
同一个PCIe设备的发送逻辑TX和接收逻辑RX，在同一时刻可能处于不同的链路状态，其中一个为L0，而另一个为L0s。例如当一个EP进行DMA写操作时，其发送逻辑TX一直被使用，因此处于L0状态，而接收逻辑RX可能长时间没有被使用，从而可以暂时处于L0s状态，以降低功耗。
1.发送逻辑TX状态机
L0s的发送状态机如图8-12所示，该状态机由Tx_L0s.Entry、Tx_L0s.Idle和Tx_L0s.FTS状态组成。
图8-12 L0s的发送状态机
PCIe设备处于L0状态发现链路为临时“空闲”状态时，将进入Tx_L0s.Entry状态。处于该状态时，发送逻辑TX首先向对端发送1或者2个EIOS序列[56]，之后进入Electrical Idle状态。再经过20ns延时后，发送逻辑TX进入Tx_L0s.Idle状态。
当发送逻辑TX处于Tx_L0s.Idle状态时，如果PCIe设备需要发送数据报文，发送逻辑TX将退出Tx_L0s.Idle状态，进入Tx_L0s.FTS状态。发送逻辑TX处于Tx_L0s.FTS状态时，向对端顺序发送N_FTS个FTS序列[57]和1个SKP序列之后，将进入L0状态。
2.接收逻辑RX状态机(www.chuimin.cn)
L0s的接收状态机如图8-13所示，该状态机由Rx_L0s.Entry、Rx_L0s.Idle和Rx_L0s.FTS状态组成。PCIe设备可以从L0s状态进入L0或者Recovery状态。
图8-13 L0s的接收状态机
接收逻辑RX处于L0状态时，如果收到1个EIOS序列后，将进入Rx_L0s.Entry状态。接收逻辑RX在Rx_L0s.Entry状态经过一段延时[58]后，将进入Rx_L0s.Idle状态。
接收逻辑RX在Rx_L0s.Idle状态中将持续监测接收链路，如果发现对端设备的发送逻辑TX退出“Electrical Idle”状态时，接收逻辑RX将进入Rx_L0s.FTS状态。
当接收逻辑RX处于Rx_L0s.FTS状态时，PCIe链路的每一个Lane都将收到N_FTS个FTS序列，接收逻辑RX使用这些FTS序列重新获得Bit/Symbol Lock。如果对端发送逻辑TX发送的FTS序列不足，接收逻辑RX将无法成功获得Bit/Symbol Lock，此时PCIe设备将进入Recovery状态。
当接收逻辑RX收到足够数量的FTS序列，又收到了一个SKP序列后（该SKP序列的作用是De-Skew），将从Rx_L0s.FTS状态迁移到L0状态。
有关PCI Express体系结构导读的文章
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
图12-11 Capric卡的DMA写过程首先处理器填写Capric卡的WR_DMA_ADR、WR_DMA_SIZE和DCSR2寄存器，经过延时D0之后，这些命令陆续到达Capric卡。Capric卡收到处理器的DMA写请求后，将向RC连续发送存储器写TLP，并由RC将数据写入到主存储器。处理器收到MSI报文后，将执行中断处理程序，Capric卡的中断处理例程通过RC读取中断控制状态寄存器INT_REG，并结束整个DMA写操作。首先处理器填写Capric卡的寄存器启动DMA读。......
2023-10-20
PCIe设备处于Polling.Active状态时，首先检查Link Control 2寄存器的“Enter Compli-ance Bit”位。本节对Polling.Compliance状态不做进一步描述。PCIe链路两端设备进入的LTSSM状态机并不一定同步，可能对端PCIe设备可能已经进入了Polling.Configuration状态，此时该设备将向对端发送TS2序列，详见下文。如果这些条件同时成立时，PCIe设备也将进入Polling.Configuration状态。如果PCIe链路上任何一个Lane的发送链路上连接了一个“对地阻抗为50Ω”的电阻后，PCIe设备也将强制进入Polling.Compliance状态。在许多PCIe设备的具体实现中，并没有使用Polling.Speed子状态。......
2023-10-20
而这个PCI桥的Secondary Bus在接收Dock设备的请求时仍然使用正向译码方式。PCI桥使用的正向译码方式与PCI设备使用的正向译码方式有所不同。值得注意的是，PCI总线并没有规定HOST主桥使用正向还是负向译码方式接收这个存储器读写总线事务，但是绝大多数HOST主桥使用正向译码方式接收来自下游的存储器读写总线事务。......
2023-10-20
PCIe总线进行链路训练的主要目的是初始化PCIe链路的物理层、端口配置信息、相应的链路状态，并了解链路对端的拓扑结构，以便PCIe链路两端的设备进行数据通信。此时该PCIe设备在进行链路训练时，必须通知对端链路该设备实际使用的链路状态。此外PCIe总线在链路训练过程中，还需要确定数据传送率。PCIe总线进行链路训练时，需要进行RC或者Switch的Link Number和Lane Number的初始化，在第8.2节中将详细介绍这些内容。......
2023-10-20
而桥设备的主要作用是管理下游的PCI总线，并转发上下游总线之间的总线事务。PCI总线规范将PCI主从设备统称为PCI Agent设备。PCI规范也没有规定如何设计HOST主桥。在PCI总线中，还有一类特殊的设备，即桥设备。本书重点介绍PCI桥，而不介绍其他桥设备的实现原理。PCI桥的出现使得采用PCI总线进行大规模系统互连成为可能。其中对PCI设备配置空间的访问可以从上游总线转发到下游总线，而数据传送可以双方向进行。......
2023-10-20
而接收逻辑RX处于Electrical Idle状态时，其DC共模输入阻抗必须在PCIe总线规范要求的范围内。如果在“Electrical Idle Exit detector”部件没有正常工作之前，发送逻辑TX就退出Electrical Idle状态，对端的接收逻辑RX将不能检查到这个状态变化，从而导致错误。值得注意的是，这种推断出的Idle状态并不等同于Electrical Idle状态。PCIe总线通过上表判断而得出的Idle状态称为Logical Idle状态。Electrical Idle状态是PCIe链路的相对静止状态，使用的功耗较低。......
2023-10-20
物理层通知数据链路层当前PCIe链路可用，且物理层正处于链路初始化状态，此时数据链路层不能接收或者发送TLP和DLLP。数据链路层仅是使用该状态位通知事务层，暂时没有从对端中发现PCIe设备，需要进一步检测。数据链路层处于该状态表示在PCIe链路的对端连接了其他设备。当数据链路层收到物理层的状态信息后，DLCMSM状态机将进行状态转换，并向事务层通知PCIe链路的状态。但是在下列情况时，数据链路层状态从DL_Active状态迁移到DL_Inactive状态时并不会引发异常。......
2023-10-20
相关推荐