当PCIe设备在Detect状态中，识别完毕当前链路上可用的Lane资源之后，将进入Pol-ling状态，Polling状态由Polling.Active、Polling.Compliance和Polling.Configuration子状态组成。PCIe设备可以从Polling状态进入到Configuration状态，继续进行链路训练，如果PCIe设备在Polling状态中出现某种错误时，将退回到Detect状态，重新进行PCIe链路的训练，Polling状态机的转换逻辑如图8-7所示。
如该图所示，PCIe设备将首先进入Polling.Active状态，然后进入Polling.Configuration状态，最后退出到Configuration状态。
PCIe设备处于Polling.Active状态时，首先检查Link Control 2寄存器的“Enter Compli-ance Bit”位。如果该位为1，PCIe设备将进入Polling.Compliance状态，值得注意的是，PCIe链路两端设备的“Enter Compliance Bit”需要被同时置1，即PCIe链路两端的设备需要同时进入到Polling.Compliance状态。本节对Polling.Compliance状态不做进一步描述。
图8-7 Polling状态机
如果“Enter Compliance Bit”不为1，则PCIe链路两端设备的发送逻辑TX需要向对端[43]至少发送1024个TS1序列，其中TS1序列的Lane/Link Number必须为“PAD”，即不设置Lane/Link Number。PCIe设备使用这些TS1序列，获得Bit/Symbol Lock，这个过程大约需要64μs。值得注意的是，PCIe链路两端设备退出Detect状态时，可能并不完全同步，因此两端设备交换TS1序列的过程也并不完全同步。
发送逻辑TX在发送TS1序列之前，需要保证D+和D-信号的DC共模电压恢复到正常工作值。因为发送逻辑TX在Detect状态进行“Receiver Detect”的过程中，曾经将DC共模电压提高了VTX-RCV-DETECT。
PCIe设备在发送1024个TS1序列[44]的同时，如果其接收逻辑RX从全部“已被正确识别的Lane”中收到了以下任意一种8个连续的报文序列后，该PCIe设备将进入Pol-ling.Configuration状态。
（1）TS1序列[45]，其Lane/Link Number为PAD，而“Compliance Receive”位为0。
（2）TS1序列，其Lane/Link Number为PAD，而“Loopback”位为1[46]。值得注意的是，发送逻辑TX发送“Loopback”位为1的TS1序列后，PCIe链路对端设备的接收逻辑RX将收到该序列，并将这个TS1序列使用内部Loopback逻辑直接回送给对端设备（并不是该设备重新生成的TS1序列），之后对端设备的接收逻辑RX将接收到之前发送逻辑TX发送的TS1序列。
（3）TS2序列，其Lane/Link Number为PAD。PCIe链路两端设备进入的LTSSM状态机并不一定同步，可能对端PCIe设备可能已经进入了Polling.Configuration状态，此时该设备将向对端发送TS2序列，详见下文。
如果上述条件没有成立，PCIe设备在经过20ms延时后，判断下列条件。如果这些条件同时成立时，PCIe设备也将进入Polling.Configuration状态。(www.chuimin.cn)
（1）任何一个“已被正确识别的Lane”收到了8个连续的TS1序列，其中Lane/Link Number为PAD，而“Compliance Receive”位为0或者“Loopback”位为1；或者收到8个连续的TS2序列。而且在收到第一个TS1序列之前，发送逻辑TX至少已经发送出1024个TS1序列。
（2）PCIe设备从Electrical Idle状态中退出，并进入到Polling.Active状态时，所有“已被正确识别的Lane”至少有一个Lane检测到对端设备。
如果该条件也没有成立，PCIe设备将可能进入Polling.Compliance状态。如果PCIe链路上任何一个Lane的发送链路上连接了一个“对地阻抗为50Ω”的电阻后，PCIe设备也将强制进入Polling.Compliance状态。该状态的主要作用是对PCIe链路进行检测，本节对此不做进一步描述。
当PCIe设备进入Polling.Configuration状态时，物理层首先处理所有“已识别的”Lane中，是否存在极性翻转（Lane Polarity Inversion）的现象，之后进行以下操作。
（1）置Link Control 2寄存器的“Transmit Margin”字段为0b000。
（2）向对端“已识别的Lane”连续发送TS2序列，其中Link/Lane Number为PAD，而Loopback位为0。
（3）当收到8个连续的TS2序列，而且一共收到16个TS2序列后，PCIe设备将进入Configuration状态，否则经过48ms延时后进入Detect状态。
当PCIe链路两端设备收齐TS2序列后，将基本同步地进入Configuration状态。从这个角度来说，TS2序列是为了同步“异步发送的TS1序列”。
在Polling状态机中，还有一个Polling.Speed子状态，该状态的主要作用是调整PCIe链路使用的数据传送率。当一个PCIe链路两端的设备可以支持高于2.5GT/s的数据传送率时，可以首先进入该状态，改变PCIe链路的数据传送率。
在许多PCIe设备的具体实现中，并没有使用Polling.Speed子状态。此时在PCIe链路的训练过程中，将缺省使用2.5GT/s的数据传送率。此时LTSSM状态机将首先沿着Detect→Polling→Configuration→L0的路径进入L0状态，并使用2.5GT/s的数据传送率，即便PCIe链路两端的设备都支持更高的数据传送率。
当PCIe设备改变数据传送率时，需要在L0状态，通过向对端设备发送TS1序列（其speed_change位为1），使PCIe链路两端设备进入Recovery状态后，才能改变缺省使用的数据传送率。
有关PCI Express体系结构导读的文章
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
而接收逻辑RX处于Electrical Idle状态时，其DC共模输入阻抗必须在PCIe总线规范要求的范围内。如果在“Electrical Idle Exit detector”部件没有正常工作之前，发送逻辑TX就退出Electrical Idle状态，对端的接收逻辑RX将不能检查到这个状态变化，从而导致错误。值得注意的是，这种推断出的Idle状态并不等同于Electrical Idle状态。PCIe总线通过上表判断而得出的Idle状态称为Logical Idle状态。Electrical Idle状态是PCIe链路的相对静止状态，使用的功耗较低。......
2023-10-20
物理层通知数据链路层当前PCIe链路可用，且物理层正处于链路初始化状态，此时数据链路层不能接收或者发送TLP和DLLP。数据链路层仅是使用该状态位通知事务层，暂时没有从对端中发现PCIe设备，需要进一步检测。数据链路层处于该状态表示在PCIe链路的对端连接了其他设备。当数据链路层收到物理层的状态信息后，DLCMSM状态机将进行状态转换，并向事务层通知PCIe链路的状态。但是在下列情况时，数据链路层状态从DL_Active状态迁移到DL_Inactive状态时并不会引发异常。......
2023-10-20
当下游设备满足以下条件时，可以进入L1状态。如果下游设备是一个Switch，这个Switch的所有下游端口处于L1或者更高一级的节电状态。而上游设备需要经过协商才能进入L1状态。在PCIe总线中，L1状态由L1.Entry和L1.Idle两个子状态组成，如图8-14所示。图8-14 L1状态机PCIe设备从L0状态首先进入L1.Entry状态。......
2023-10-20
PCIe总线在进行链路训练时，将使用LTSSM状态机。LTSSM状态机由“Detect”、“Pol-ling”、“Configuration”、“Disabled”、“Hot Reset”、“Loopback”、“L0”、“L0s”、“L1”、“L2”和“Recovery”共11个状态组成。LTSSM状态机的转换逻辑如图8-5所示，而各个状态的含义如下所示。图8-5 LTSSM示意图●Detect状态。当PCIe链路被复位或者数据链路层通过填写某些寄存器后，LTSSM将进入该状态。该状态也是LTSSM的初始状态。该状态是LTSSM状态机的重要状态。......
2023-10-20
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
PCIe设备必须支持L0s状态。L0s状态是一个低功耗状态，PCIe设备进入或者退出该状态不需要系统软件的干预，其状态转换由硬件控制完成。图8-13 L0s的接收状态机接收逻辑RX处于L0状态时，如果收到1个EIOS序列后，将进入Rx_L0s.Entry状态。接收逻辑RX在Rx_L0s.Idle状态中将持续监测接收链路，如果发现对端设备的发送逻辑TX退出“Electrical Idle”状态时，接收逻辑RX将进入Rx_L0s.FTS状态。......
2023-10-20
而PCI总线的突发传送仍然存在缺陷。为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。......
2023-10-20
相关推荐