PCIe总线在进行链路训练时，将使用LTSSM状态机。LTSSM状态机由“Detect”、“Pol-ling”、“Configuration”、“Disabled”、“Hot Reset”、“Loopback”、“L0”、“L0s”、“L1”、“L2”和“Recovery”共11个状态组成。这些状态分别与PCIe总线的链路训练、链路重训练、ASPM（Active State Power Management）和系统软件的电源管理相关。LTSSM状态机的转换逻辑如图8-5所示，而各个状态的含义如下所示。
图8-5 LTSSM示意图
●Detect状态。当PCIe链路被复位或者数据链路层通过填写某些寄存器后，LTSSM将进入该状态。该状态也是LTSSM的初始状态。当PCIe链路处于该状态时，发送逻辑TX并不知道对端接收逻辑RX的存在，因此需要使用Receiver Detect识别逻辑判断对端接收逻辑RX是否可以正常工作，之后才能进入其他状态。
●Polling状态。当PCIe链路进入该状态时，将向对端发送TS1和TS2序列，并接收对端的TS1和TS2序列，以确定Bit/Symbol Lock、Lane的极性。PCIe链路处于该状态时，将进行Loopback测试，确定当前使用的PCIe链路可以正常工作。
●Configuration状态。当PCIe链路进入该状态时，将确定PCIe链路的宽度、Link Number、Lane reversal、Polarity inversion和Lane-to-Lane的延时。该状态是LTSSM状态机最重要的状态。值得注意的是PCIe链路在进行初始化时，链路两端统一使用2.5GT/s的数据传送率，直到进入L0状态。
●L0状态。PCIe链路的正常工作状态。PCIe链路可以正常发送和接收TLP、DLLP和PLP。PCIe链路可以从该状态进入Recovery状态，以改变数据传送率。
●Recovery状态。PCIe链路需要进行链路重训练时需要进入该状态。该状态是LTSSM状态机的重要状态。(www.chuimin.cn)
●L0s、L1和L2状态。PCIe链路的低功耗状态，其中PCIe链路处于L0s状态时，使用的功耗相对较高，而处于L2状态时，使用的功耗最低。
●Disabled状态。系统软件可以通过设置寄存器，使PCIe链路进入Disabled状态。当PCIe链路的对端设备被拔出时，LTSSM也需要进入该状态。
●Loopback状态。PCIe链路进入该状态时，发送端口将转发其接收端口接收到的数据，PCIe测试仪器可以利用该状态进行数据测试。
●Hot Reset状态。当处理器系统进行Hot Reset操作时，PCIe链路将进入Recovery状态，然后进入Hot Reset状态进行PCIe链路的重训练。
LTSSM的各个状态将在下文详细介绍，本章将重点介绍Detect、Polling、Configuration、L0和Recovery状态，囿于篇幅并不对Disabled、Loopback和Hot Reset状态进行详细说明，对这些状态有兴趣的读者可以参阅PCIe总线规范，以获得进一步信息。
PCIe设备的物理层进行复位后，LTSSM状态机首先沿着“Detect”→“Polling”→“Configuration”→“L0”的路径进入到正常工作状态“L0”，这也是链路训练的正常工作路径，也是最重要的一条路径。
物理层链路训练所涉及的内容非常复杂。为便于读者理解，本书仅介绍其主要工作流程，即PCIe设备的正常工作路径，以帮助读者掌握链路训练的概要，而不会介绍异常处理和一些并不重要的分支。
有关PCI Express体系结构导读的文章
[1]本节出现的Switch指传统的Switch，在MR-IOV规范定义的Switch与此并不相同，详见第13.3.2节。[4]这种方式也可以被认为是SoC平台总线从共享总线结构升级到Switch结构。[10]该表存在于PCI Express Extended Capabilities结构中，详见第4.3.3节。[14]从体系结构的角度上看，MCH和ICH仅仅是一个称呼，实际上并不重要。[36]如图4-1所示，发送端和接收端都有相应的发送逻辑和接收逻辑。[39]在正常情况下，接收逻辑RX的DC共模电压为0，ZRX-DC虽然较小也不会影响其正常工作。......
2023-10-20
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
当下游设备满足以下条件时，可以进入L1状态。如果下游设备是一个Switch，这个Switch的所有下游端口处于L1或者更高一级的节电状态。而上游设备需要经过协商才能进入L1状态。在PCIe总线中，L1状态由L1.Entry和L1.Idle两个子状态组成，如图8-14所示。图8-14 L1状态机PCIe设备从L0状态首先进入L1.Entry状态。......
2023-10-20
而接收逻辑RX处于Electrical Idle状态时，其DC共模输入阻抗必须在PCIe总线规范要求的范围内。如果在“Electrical Idle Exit detector”部件没有正常工作之前，发送逻辑TX就退出Electrical Idle状态，对端的接收逻辑RX将不能检查到这个状态变化，从而导致错误。值得注意的是，这种推断出的Idle状态并不等同于Electrical Idle状态。PCIe总线通过上表判断而得出的Idle状态称为Logical Idle状态。Electrical Idle状态是PCIe链路的相对静止状态，使用的功耗较低。......
2023-10-20
而PCI总线的突发传送仍然存在缺陷。为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。......
2023-10-20
MSI Capability结构共有四种组成方式，分别是32和64位的Message结构，32位和64位带中断Masking的结构。MSI Capability寄存器的结构如图10-1所示。图10-1 MSI Capability结构●Capability ID字段记载MSI Capability结构的ID号，其值为0x05。表10-1 MSI Cabalibities结构的Message Control字段[67] 此时PCI设备配置空间Command寄存器的“Interrupt Disable”位为1。当MSI En able位有效时，该字段存放MSI报文使用的数据。该字段需要与Mask Bits字段联合使用。......
2023-10-20
当TLP的TH位为1时，表示在当前TLP中包含Processing Hint字段，PH字段由PCIe V2.1总线规范引入。Processing Hint字段的产生与智能设备的大量涌现密切相关。有些智能设备，如在显卡中使用的GPU和GP-GPU的处理能力甚至超过多数通用处理器。该TLP Prefix也被称为TPH TLP Prefix，其格式如图6-15所示。TPH Requester Capability结构使用ST Mode Sele ct字段定义了ST字段的三种使用模式。......
2023-10-20
相关推荐