PCIe总线的物理层通过LTSSM状态机对PCIe链路进行配置与管理，并与数据链路层进行数据交换，由逻辑子层（Logical Sub-block）和电气子层（Electrical Sub-block）组成。本节主要讲述逻辑子层。逻辑子层与数据链路层进行数据交换，由发送逻辑TX和接收逻辑RX组成，其结构如图7-13所示。
图7-13 逻辑子层的组成结构
如上图所示，物理层发送报文的过程如下。
（1）物理层从数据链路层获得TLP或者DLLP，然后放入Tx Buffer中。
（2）物理层将这些TLP或者DLLP加入物理层的前缀（Start Code）和后缀（End Code），后通过多路选择器Mux，进入Byte Stripping部件。物理层也定义了一系列PLP，这些PLP也可以通过Mux，进入Byte Stripping部件。
（3）PCIe链路可能由多个Lane组成，Byte Stripping部件可以将数据报文分发到不同的Lane中。在PCIe链路的不同Lane中传递的数据可能存在漂移，即Skew，Byte Stripping部件还有一个重要功能即消除这个漂移，即De-skew。
（4）数据进入到各自Lane的加扰（Scrambler）部件，“加扰”后进行8/10b编码，最后通过并转串逻辑将数据发送到PCIe链路中。
物理层的接收过程是发送的逆过程，其步骤如下。
（1）物理层从PCIe链路的各个Lane获得串行数据，并通过8/10b解码和De-Scrambler部件，发送到“Byte Un-Stripping”部件。(www.chuimin.cn)
（2）“Byte Un-Stripping”部件将来自不同Lane的数据合并，进行De-skew操作，然后取出物理层的前后缀并进行边界检查后，将数据放入Rx Buffer中。
（3）物理层将在Rx Buffer中的数据传递到数据链路层。
物理层的数据在通过Byte Un-Stripping/Stripping部件时，需要注意大小端模式的转换。而Scrambler和De-Scrambler部件的主要作用是对数据流进行“加扰”和“解扰”操作。在串行链路上进行数据传递时，如果在字符流中存在某些规律，这些“规律”将会叠加，并产生较大的EMI（Electromagnetic interference）噪声。
Scrambler部件的主要作用就是通过“加扰”的方法削减EMI噪声，所谓加扰是指将源数据流与一个随机序列进行异或操作后，再发送出去。此时被发送出的数据流也基本是伪随机的，从而降低了发送数据时产生的EMI噪声。
PCIe总线通过一个16位线性反馈移位寄存器（Linear Feedback Shift Register，LFSR），产生伪随机序列，该移位寄存器的表达式如公式7-2所示。
G（x）=X16+X5+X4+X3+1 （7-2）
该公式是一个本原多项式，使用该本原多项式可以产生一个周期为216-1（这个周期是16位移位寄存器能够产生的最大周期）的伪随机序列。所谓本原多项式是“具有最大周期”的不可约多项式。对应的，由本原多项式作为生成多项式所产生的LFSR序列为最大周期序列。这些序列一般被称为m-序列，在m-序列中“0”和“1”所占的比例相对均衡，但是1的个数比0的个数多1，因为全0不能作为初始值，也不可能是中间状态。
来自Byte Stripping部件的字符流与这个伪随机序列中的字符流进行异或操作，从而生成一个相对较为随机的字符流，从而降低了数据流的EMI噪声。
De-Scrambler部件的主要作用是进行解扰。值得注意的是，在PCIe链路的两端，加扰和解扰使用的编解码公式相同，而且完全同步，即LFSR使用相同的初始值，在PCIe链路的两端，该初始值为0xFFFF。PCIe链路两端设备每次加解扰一个8b数据后，LFSR进行8次移位操作。在PCIe总线中，数据在发送时，首先经过“加扰”操作，然后进入8/10b编码模块；而接收数据时，首先经过8/10b解码模块，然后进行“解扰”操作。
有关PCI Express体系结构导读的文章
RC是PCIe体系结构的一个重要组成部件，也是一个较为混乱的概念。RC的提出与x86处理器系统密切相关。而在图4-8中的PowerPC处理器系统中，RC的概念并不明晰。其中RCRB由一系列“管理存储器系统”的寄存器组成，而仅存在于x86处理器中；而Event Collector用来处理来自PCIe设备的错误消息报文和PME消息报文。在P4080处理器中，RC可以使用PEX_CONFIG_ADDR与PEX_CONFIG_DATA寄存器对EP进行配置读写，这两个寄存器与MPC8548处理器HOST主桥的PCI_CONFIG_ADDR和PCI_CONFIG_DATA寄存器类似，本章不再详细介绍这组寄存器。......
2023-10-20
在PCIe总线中存在两种仲裁机制，分别是基于VC和基于端口的仲裁机制。端口仲裁机制主要针对RC和Switch，当多个Ingress端口需要向同一个Egress端口发送数据报文时需要进行端口仲裁。当RC的端口1和端口3同时访问Endpoint C时，RC的端口2需要进行端口仲裁，决定来自RC哪个端口的数据可以率先通过。PCIe总线规定，系统设计者可以使用以下三种方式进行端口仲裁。......
2023-10-20
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
而PCI总线的突发传送仍然存在缺陷。为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。......
2023-10-20
MSI Capability结构共有四种组成方式，分别是32和64位的Message结构，32位和64位带中断Masking的结构。MSI Capability寄存器的结构如图10-1所示。图10-1 MSI Capability结构●Capability ID字段记载MSI Capability结构的ID号，其值为0x05。表10-1 MSI Cabalibities结构的Message Control字段[67] 此时PCI设备配置空间Command寄存器的“Interrupt Disable”位为1。当MSI En able位有效时，该字段存放MSI报文使用的数据。该字段需要与Mask Bits字段联合使用。......
2023-10-20
当TLP的TH位为1时，表示在当前TLP中包含Processing Hint字段，PH字段由PCIe V2.1总线规范引入。Processing Hint字段的产生与智能设备的大量涌现密切相关。有些智能设备，如在显卡中使用的GPU和GP-GPU的处理能力甚至超过多数通用处理器。该TLP Prefix也被称为TPH TLP Prefix，其格式如图6-15所示。TPH Requester Capability结构使用ST Mode Sele ct字段定义了ST字段的三种使用模式。......
2023-10-20
Attr字段如图6-3所示。图6-3 Attr字段格式表6-3 TLP支持的序当使用标准的强序模型时，在数据的整个传送路径中，PCIe设备在处理相同类型的TLP时，如PCIe设备发送两个存储器写TLP时，后面的存储器写TLP必须等待前一个存储器写TLP完成后才能被处理，即便当前报文在传送过程中被阻塞，后一个报文也必须等待。Attr字段的第0位是“No Snoop Attribute”位。“No Snoop Attribute”位是PCIe总线针对PCI总线的不足作出的重要改动。......
2023-10-20
相关推荐