DLLP与TLP的概念并不相同，DLLP产生于数据链路层，终止于数据链路层，这些报文不会出现在事务层中，而且对系统软件透明。设置DLLP的目的是为了保证TLP的正确传送和管理PCIe链路。
值得注意的是，DLLP并不是由TLP加上Sequence前缀和LCRC后缀组成的，而具有单独的格式。一个DLLP由6个字节组成，其中第1个字节存放DLLP的类型，第2～4个字节存放的数据与DLLP类型相关，而最后两个字节存放当前DLLP的CRC校验。DLLP的格式如图7-4所示。
图7-4 DLLP的格式
大多数DLLP由PCIe设备自动产生，而与事务层没有直接联系。PCIe总线定义了以下几类DLLP报文，如表7-1所示。
表7-1 DLLP的编码
这些DLLP报文的描述如下。
●ACK DLLP。该DLLP由接收端发向发送端。接收端收到TLP报文后，将根据数据链路层的阈值设置，向对端设备发送ACK DLLP，而不是每接收到一个TLP，都向对端发送一个ACK DLLP。该DLLP表示接收端正确收到来自对端的TLP。
●NAK DLLP。该DLLP由接收端发向发送端。该DLLP表示接收端有哪些TLP没有被正确接收，发送端收到NAK DLLP后，将重传没有被正确接收的TLP，同时释放已经被正确接收的TLP。ACK和NAK DLLP与ACK/NAK协议相关，是数据链路层的两个重要DLLP。这两个DLLP的详细作用如第7.2节所述。
●Power Management DLLPs。PCIe设备使用该组DLLP进行电源管理，并向对端设备通知当前PCIe链路的状态。PCIe总线还定义了一组与电源管理相关的TLP，这些TLP与这组DLLPs有一定的联系，但是其作用并不相同。PCIe总线使用该组DLLP保证电源管理状态机的正确运行。(www.chuimin.cn)
●Flow Control Packet DLLPs。该组DLLP包括InitFC1、InitFC2、UpdateFC DLLP，PCIe总线使用这些DLLPs进行流量控制。在PCIe总线中，数据传送由三大类组成，分别为Posted、Non-Posted和Completion。这三种数据传送方式有些细微区别，PCIe设备为这三种数据传送设置了不同的数据缓冲。流量控制是PCIe总线的一个重要特性，第9章将重点介绍这些内容。
●Vendor-specific DLLP。一些定制的DLLP，PCIe总线规范并未对此约束。这些DLLP由用户自定义使用。
本节将重点介绍ACK/NAK DLLP，这两个DLLP与PCIe总线的ACK/NAK协议直接相关。在PCIe总线中，数据链路层使用ACK/NAK协议保证TLP的可靠传送。ACK/NAK DLLP的格式如图7-5所示。
图7-5 ACK/NAK DLLP
ACK/NAK DLLP各字段的详细说明如表7-2所示。
表7-2 ACK/NAK DLLP的详细说明
发送端的数据链路层负责将TLP传送给接收端，而接收端的数据链路层在收到TLP之后，将向发送端发送ACK/NAK DLLP。发送端和接收端通过某种传送协议，完成数据链路层的数据交换，在PCIe总线中，这个协议称为ACK/NAK协议。
有关PCI Express体系结构导读的文章
第4.1.4节简单介绍了在PCIe总线中，如何使用Switch进行链路扩展，本节主要介绍Switch[7]的内部结构。值得注意的是，在Switch内部还具有一条虚拟的PCI总线，用于连接各个虚拟PCI桥，系统软件在初始化Switch时，需要为这条虚拟PCI总线编号。Switch的组成结构如图4-10所示。在PCIe体系结构中，Switch处于核心地位。深入理解PCI桥是理解Switch软件组成结构的基础。目前PCIe总线提出了MRA-Switch的概念，这种Switch与传统Switch有较大的区别，有关这部分内容详见第13.3节。......
2023-10-20
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
PCIe链路使用“端到端的数据传送方式”，发送端和接收端中都含有TX和RX，其结构如图4-1所示。目前PCIe总线的最新规范为V2.1，而V3.0正在开发，预计在2010年发布。PCIe总线V1.x和V2.0规范在物理层中使用8/10b编码，即在PCIe链路上的10bit中含有8位的有效数据；而V3.0规范使用128/130b编码方式，即在PCIe链路上的130bit中含有128位的有效数据。PCIe总线也有其弱点，其中最突出的问题是传送延时。......
2023-10-20
存储器读写请求TLP的格式如图6-8所示。在存储器读写和I/O读写请求的第3和第4个双字中，存放TLP的32或者64位地址。存储器、I/O和原子操作读写请求使用的TLP头较为类似。此时与这个存储器读请求TLP对应的读完成TLP中不包含有效数据。......
2023-10-20
而PCI总线的突发传送仍然存在缺陷。为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。......
2023-10-20
MSI Capability结构共有四种组成方式，分别是32和64位的Message结构，32位和64位带中断Masking的结构。MSI Capability寄存器的结构如图10-1所示。图10-1 MSI Capability结构●Capability ID字段记载MSI Capability结构的ID号，其值为0x05。表10-1 MSI Cabalibities结构的Message Control字段[67] 此时PCI设备配置空间Command寄存器的“Interrupt Disable”位为1。当MSI En able位有效时，该字段存放MSI报文使用的数据。该字段需要与Mask Bits字段联合使用。......
2023-10-20
当TLP的TH位为1时，表示在当前TLP中包含Processing Hint字段，PH字段由PCIe V2.1总线规范引入。Processing Hint字段的产生与智能设备的大量涌现密切相关。有些智能设备，如在显卡中使用的GPU和GP-GPU的处理能力甚至超过多数通用处理器。该TLP Prefix也被称为TPH TLP Prefix，其格式如图6-15所示。TPH Requester Capability结构使用ST Mode Sele ct字段定义了ST字段的三种使用模式。......
2023-10-20
相关推荐