数据链路层使用ACK/NAK协议发送和接收TLP，由发送部件和接收部件组成。其中发送部件由Replay Buffer、ACK/NAK DLLP接收逻辑和TLP发送逻辑组成；而接收部件由“Error Check”逻辑、ACK/NAK发送逻辑和TLP接收逻辑组成。数据链路层的拓扑结构如图7-1所示。在该图中含有两个PCIe设备，分别为Device A和Device B，使用的PCIe链路为Device A的发送链路，同时也为Device B的接收链路。
图7-1 数据链路层的拓扑结构
实际上每个PCIe设备的数据链路层都含有发送部件和接收部件。而上图为简化起见，仅含有Device A的发送部件和Device B的接收部件，即Device A发送链路两端使用的两个部件。Device A和Device B也具有接收部件和发送部件，这两个部件由Device B的发送链路使用，Device B发送链路的工作原理与Device A类似，本节对此不做详细介绍。
当PCIe设备进行数据传递时，首先在事务层中产生TLP，然后通过事务层将这个TLP发送给数据链路层，数据链路层将这个TLP加上Sequence前缀和LCRC后缀后，首先将这个TLP放入到Replay Buffer中，然后再发送到物理层。
目标设备（Device B）从物理层接收TLP时，将首先获得带前后缀的TLP，该TLP经过数据链路层传递给事务层时，将被去掉Sequence前缀和LCRC后缀。在数据链路层中，TLP的格式如图7-2所示。
(www.chuimin.cn)
图7-2 数据链路层TLP的格式
数据链路层使用ACK/NAK协议保证TLP的正确传送，ACK/NAK协议是一种滑动窗口协议，该协议的详细介绍见第7.2节。其中Sequence前缀存放当前TLP的序列号，滑动窗口协议需要使用这个序列号。该序列号可以循环使用，但在同一个时间段内，一条PCIe链路不能含有Sequence前缀相同的多个TLP。而LCRC后缀存放当前TLP的校验和。
PCIe总线的数据链路层使用Replay Buffer[29]和Error Check部件共同保证数据传送的可靠性和完整性。来自事务层的TLP首先暂存在Replay Buffer中，然后发送到目标设备。源设备的数据链路层根据来自目标设备的ACK/NAK DLLP报文决定是重发这些TLP，还是清除保存在Replay Buffer中的TLP。
Replay Buffer的大小决定了事务层可以暂存在数据链路层的报文数，Replay Buffer的容量越大，在PCIe设备发送流水线中容纳的报文越多，从而也容易保证流水线不会因为发送部件出现underrun而中断，但是Replay Buffer的容量越大，占用的系统资源也越多，从而影响PCIe设备的功耗。在一个实际应用中，芯片设计者需要根据PCIe链路的延时确定数据链路层Replay Buffer的大小，在第12.4.1节中将进一步介绍Replay Buffer的大小与PCIe链路延时间的关系。
在PCIe设备的数据链路层中，还含有一个Error Check单元。PCIe设备使用Error Check单元检查接收到的TLP，并决定如何向对端设备进行报文回应。如果TLP被正确接收，PCIe设备将向对端设备发送ACK DLLP[30]；如果TLP没有被正确接收，PCIe设备将向对端设备发送NAK DLLP。
除了ACK/NAK DLLP之外，数据链路层还定义了一系列数据链路层报文DLLP，以保证PCIe链路的正常工作。这些DLLP都产生于数据链路层，并终止于数据链路层，并不会传送到事务层。有关DLLP格式的详细描述见第7.1.3节。
有关PCI Express体系结构导读的文章
RC是PCIe体系结构的一个重要组成部件，也是一个较为混乱的概念。RC的提出与x86处理器系统密切相关。而在图4-8中的PowerPC处理器系统中，RC的概念并不明晰。其中RCRB由一系列“管理存储器系统”的寄存器组成，而仅存在于x86处理器中；而Event Collector用来处理来自PCIe设备的错误消息报文和PME消息报文。在P4080处理器中，RC可以使用PEX_CONFIG_ADDR与PEX_CONFIG_DATA寄存器对EP进行配置读写，这两个寄存器与MPC8548处理器HOST主桥的PCI_CONFIG_ADDR和PCI_CONFIG_DATA寄存器类似，本章不再详细介绍这组寄存器。......
2023-10-20
图7-13 逻辑子层的组成结构如上图所示，物理层发送报文的过程如下。物理层的接收过程是发送的逆过程，其步骤如下。“Byte Un-Stripping”部件将来自不同Lane的数据合并，进行De-skew操作，然后取出物理层的前后缀并进行边界检查后，将数据放入Rx Buffer中。物理层将在Rx Buffer中的数据传递到数据链路层。物理层的数据在通过Byte Un-Stripping/Stripping部件时，需要注意大小端模式的转换。对应的，由本原多项式作为生成多项式所产生的LFSR序列为最大周期序列。......
2023-10-20
PCI Express Extended Capabilities结构存放在PCI配置空间0x100之后的位置，该结构是PCIe设备独有的，PCI设备并不支持该结构。在一个PCIe设备中可能含有多个PCI Express Extended Capabilities结构，并形成一个单向链表，其中第一个Capability结构的基地址为0x100，其结构如图4-19所示。图4-19 PCI Express Extended Capabilities结构一个PCI Express Extended Capabilities结构由以下参数组成。但是在PCIe总线中，这些扩展的Capability结构并没有得到充分利用。本节仅详细介绍PCI Express Extended Capabilities结构组中的MFVC结构。......
2023-10-20
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
当TLP的TH位为1时，表示在当前TLP中包含Processing Hint字段，PH字段由PCIe V2.1总线规范引入。Processing Hint字段的产生与智能设备的大量涌现密切相关。有些智能设备，如在显卡中使用的GPU和GP-GPU的处理能力甚至超过多数通用处理器。该TLP Prefix也被称为TPH TLP Prefix，其格式如图6-15所示。TPH Requester Capability结构使用ST Mode Sele ct字段定义了ST字段的三种使用模式。......
2023-10-20
Capric卡仅使用BAR0空间，其大小为256B，在该空间中包含以下寄存器，这些寄存器使用小端编码方式，如表12-1所示。表12-1 Capric卡的BAR空间寄存器DCSR1寄存器，该寄存器由7个有效位组成。该寄存器的复位值为0，由32位组成，但是只有最低11位有效，因此Capric卡一次DMA读传送的最大值为0x7FF。当Capric卡的DMA读操作完成后，而且DCSR1寄存器的int_rd_enb位为1时，该位为1表示Capric卡已经向处理器提交了DMA读完成中断请求。......
2023-10-20
MSI Capability结构共有四种组成方式，分别是32和64位的Message结构，32位和64位带中断Masking的结构。MSI Capability寄存器的结构如图10-1所示。图10-1 MSI Capability结构●Capability ID字段记载MSI Capability结构的ID号，其值为0x05。表10-1 MSI Cabalibities结构的Message Control字段[67] 此时PCI设备配置空间Command寄存器的“Interrupt Disable”位为1。当MSI En able位有效时，该字段存放MSI报文使用的数据。该字段需要与Mask Bits字段联合使用。......
2023-10-20
从那时起，PCI总线一直在处理器体系结构中占有重要地位。IAL是现代PC体系架构的重要奠基者。除了以上规范之外，PCISIG还推出了一系列和PCI总线直接相关的规范。其中PCI-to-PCI桥规范最为重要，理解PCI-to-PCI桥是理解PCI体系结构的基础；而CompactPCI总线规范多用于具有背板结构的大型系统，并支持热插拔。PCI和PCI-X总线使用单端并行信号进行数据传递，由于单端信号容易被外部系统干扰，其总线频率很难进一步提高。......
2023-10-20
相关推荐