下面以存储器读为例，说明PCI-X设备如何使用Split总线事务。这些PCI-X桥使用Split Response周期结束当前总线事务，释放上游PCI总线。之后继续转发这个存储器读请求，直到Completer认领这个存储器读请求总线事务。Completer准备好数据后，将重新申请总线，并使用存储器读完成总线事务主动地将数据传送给Requester。PCI-X总线提出的Split总线事务被PCIe总线继承。......
2023-10-20
PCIe总线事务层导读
【摘要】：事务层是PCIe总线层次结构的最高层，该层次将接收PCIe设备核心层的数据请求，并将其转换为PCIe总线事务，PCIe总线使用的这些总线事务在TLP头中定义。PCIe的事务层还支持流量控制和虚通路管理等一系列特性，而PCI总线并不支持这些新的特性。在PCIe总线中，不同的总线事务采用的路由方式不相同。PCIe总线使用的数据报文首先在事务层中形成，这个数据报文也称为事务层数据报文，即TLP。
事务层是PCIe总线层次结构的最高层，该层次将接收PCIe设备核心层的数据请求，并将其转换为PCIe总线事务，PCIe总线使用的这些总线事务在TLP头中定义。PCIe总线继承了PCI/PCI-X总线的大多数总线事务，如存储器读写、I/O读写、配置读写总线事务，并增加了Message总线事务和原子操作等总线事务。
本节重点介绍与数据传送密切相关的总线事务，如存储器、I/O、配置读写总线事务。在PCIe总线中，Non-Posted总线事务分两部分进行，首先是发送端向接收端提交总线读写请求，之后接收端再向发送端发送完成（Completion）报文。PCIe总线使用Split传送方式处理所有Non-Posted总线事务，存储器读、I/O读写和配置读写这些Non-Posted总线事务都使用Split传送方式。PCIe的事务层还支持流量控制和虚通路管理等一系列特性，而PCI总线并不支持这些新的特性。
在PCIe总线中，不同的总线事务采用的路由方式不相同。PCIe总线继承了PCI总线的地址路由和ID路由方式，并添加了“隐式路由”方式。(www.chuimin.cn)
PCIe总线使用的数据报文首先在事务层中形成，这个数据报文也称为事务层数据报文，即TLP。TLP在经过数据链路层时被加上Sequence Number前缀和CRC后缀，然后发向物理层。
数据链路层还可以产生DLLP（Data Link Layer Packet）。DLLP和TLP没有直接关系。DLLP是产生于数据链路层，终止于数据链路层，并不会传递到事务层。DLLP不是TLP加上前缀和后缀形成的。数据链路层的报文DLLP通过物理层时，需要经过8/10b编码，然后再进行发送。而数据的接收过程是发送过程的逆过程。
有关PCI Express体系结构导读的文章
- 详细阅读
-
PCIExpress体系结构导读：延迟总线事详细阅读
此时PCI桥首先Retry当前Non-Posted总线事务，并将其转换为Delayed总线事务。使用Delayed总线请求事务进行数据传送时，需要遵循以下规则。而这些重试操作极大浪费了PCI总线的带宽，这也是Delayed总线事务的缺点。此时这个Delayed总线完成事务除了在以下两种情况之外，不能被随便丢弃。PCI桥在处理Delayed总线事务时，必须能够接收来自这个桥同一侧的Posted存储器写请求。因为Delayed读总线事务A有可能被设备使用重试周期结束。......
2023-10-20
-
PCIe总线架构介绍详细阅读
PCI总线0上存储器控制器是一个比较特殊的PCI设备，这个设备除了需要管理DDR SDRAM之外，还管理整个存储器域的地址空间，包括PCI总线域地址空间。从传统外部设备的角度上看，PCI总线0的Device 0并不是一个设备，仅存放与处理器系统密切相关的一组参数。值得注意的是，在x86处理器中，PCI总线0的Device 0的存在并不完全是为了向前兼容，而是Intel使用PCI总线概念统一所有外部设备的方法。表5-1 Device 0的基本配置空间Device 0使用的基本配置空间与其他PCI设备兼容。......
2023-10-20
-
PCIe总线与虚拟化技术：PCIExpres详细阅读
目前虚拟化技术在处理器体系结构中，已经占据一席之地。本章所强调的虚拟化技术是指在一个处理器系统[109]中运行多个虚拟处理器系统的技术。因此处理器需要为虚拟化环境设置专门的硬件，以支持多个虚拟处理器系统在一个物理环境中的资源共享。虚拟化技术的核心是通过VMM集中管理物理资源，而每个虚拟处理器系统通过VMM访问实际的物理资源。本章重点关注的是VMM对外部设备的管理，而在外部设备中重点关注对PCI设备的管理。......
2023-10-20
-
PCIe总线信号使用详解详细阅读
PCIe设备使用两种电源信号供电，分别是Vcc与Vaux，其额定电压为3.3V。在PCIe总线中，使用Vaux的主要原因是为了降低功耗和缩短系统恢复时间。PCIe设备使用该信号复位内部逻辑。PCIe总线定义了多种复位方式，其中Cold Reset和Warm Reset这两种复位方式的实现与该信号有关，详见第4.1.5节。当PCIe设备准备退出L2状态时，可以使用Beacon信号，提交唤醒请求。......
2023-10-20
-
FSBInterruptMessage总线事详细阅读
与MPC8572处理器处理MSI中断请求不同，x86处理器使用FSB的Interrupt Message总线事务，处理PCIe设备的MSI/MSI-X中断请求。而采用Interrupt Message总线事务可以有效地避免这种系统瓶颈，因为使用这种方式中断信息和中断向量将同时到达指定的CPU，而不需要使用中断响应周期获得中断向量。MCH收到这个TLP后，发现这个TLP的目的地址在FSB Interrupts存储器空间中，则将PCIe总线的存储器写请求转换为Interrupt Message总线事务，并在FSB总线上广播。......
2023-10-20
-
LOCK、Delayed、Posted总线事详细阅读
PCI桥将下游传递到上游的LOCK总线事务转换为普通的总线事务，即去掉这个LOCK标志。如果该LOCK总线事务是Non-Posted总线事务，此时PCI桥并不能立即完成这个LOCK总线事务，因为PCI桥还需要将“Non-Posted总线请求”对应的总线完成信息传递给发起者之后，LOCK总线事务才能最终完成。该PCI桥不会使用Delayed总线事务接收其他Non-Posted总线事务，也不会暂存这些总线事务。丢弃所有暂存在PCI桥中的De-layed总线事务；允许LOCK总线事务超越任何读写请求。......
2023-10-20
-
PCI/PCIe总线序列简介详细阅读
本章主要讲述在PCI/PCIe总线中，数据传送的“序”与可能出现的死锁。在PCI/PCIe总线中，序与生产/消费者模型密切相关。生产/消费者模型是一种并发协作模型，PCI/PCIe设备使用该模型进行数据传递。在PCI/PCIe总线中，访问“序”的安排必须保证生产/消费者模型的正确运转，这也意味着在PCI/PCIe总线中，数据的传送规则需要与生产/消费者模型一致。而PCI/PCIe总线针对的就是这样的一个通用处理器系统。本章将在第11.3节介绍PCI总线的序，并在第11.4节详细介绍PCIe总线的序。......
2023-10-20
相关推荐