PCI总线定义了两类配置请求，一类是Type 00h配置请求，另一类是Type 01h配置请求。PCI总线使用这些配置请求访问PCI总线树上的设备配置空间，包括PCI桥和PCI Agent设备的配置空间。当x86处理器对CONFIG_DATA寄存器进行读写操作时，HOST主桥将决定向PCI总线发送Type 00h配置请求还是Type 01h配置请求。在PCI总线事务的地址周期中，这两种配置请求总线事务的不同反映在PCI总线的AD[31∶0]信号线上。......
2023-10-20
PCIExpress总线配置原则
【摘要】：本节重点讲述PCI桥如何将Type 01h配置请求转换为Type 00h配置请求。下面将举例说明PCI总线配置请求的转换原则，并以图2-8为例说明处理器如何访问PCI设备01和PCI设备31的配置空间。PCI总线规定Type01h配置请求只能由PCI桥负责处理。而1＜Bus Number≤3，所以PCI桥1将接收来自PCI总线0的Type 01h配置请求，并将这个配置请求直接下推到PCI总线1。
当CONFIG_ADDRESS寄存器的Enable位为1，系统软件访问CONFIG_DATA寄存器时，HOST主桥可以产生两类PCI总线配置读写总线事务，分别为Type 00h和Ty pe 01h配置读写总线事务。在配置读写总线事务的地址周期和数据周期中，CONFIG_ADDRESS和CONFIG_DATA寄存器中的数据将被放置到PCI总线的AD总线上。其中Type 00h和Ty pe 01h配置读写总线事务映射到AD总线的数据并不相同。
其中Type 00h配置请求可以直接读取PCI Agent设备的配置空间，而Type 01h配置请求在通过PCI桥时，最终将被转换为Type 00h配置请求，并读取PCI Agent设备的配置寄存器。本节重点讲述PCI桥如何将Type 01h配置请求转换为Type 00h配置请求。
首先Type 00h配置请求不会被转换成Type 01h配置请求，因为Type 00h配置请求是发向最终PCI Agent设备，这些PCI Agent设备不会转发这些配置请求。
当CONFIG_ADDRESS寄存器的Bus Number字段为0时，处理器对CONFIG_DATA寄存器操作时，HOST主桥将直接产生Type 00h配置请求，挂接在PCI总线0上的某个设备将通过ID译码接收这个Type 00h配置请求，并对配置寄存器进行读写操作。如果PCI总线上没有设备接收这个Type 00h配置请求，将引发Master Abort，详情见PCI总线规范，本节对此不做进一步说明。
如果CONFIG_ADDRESS寄存器的Bus Number字段为n（n≠0），即访问的PCI设备不是直接挂接在PCI总线0上的，此时HOST主桥对CONFIG_DATA寄存器操作时，将产生Type 01h配置请求，PCI总线0将遍历所有在这条总线上的PCI桥，确定由哪个PCI桥接收这个Type 01h配置请求。
如果n大于或等于某个PCI桥的Secondary Bus Number寄存器，而且小于或等于Subor-dinate Bus number寄存器，那么这个PCI桥将接收在当前PCI总线上的Type 01配置请求，并采用以下规则进行递归处理。
（1）开始。
（2）遍历当前PCI总线的所有PCI桥。
（3）如果n等于某个PCI桥的Secondary Bus Number寄存器，说明这个Type 01配置请求的目标设备直接连接在该PCI桥的Secondary bus上。此时PCI桥将Type 01配置请求转换为Type 00h配置请求，并将这个配置请求发送到PCI桥的Secondary Bus上，Secondary Bus上的某个设备将响应这个Type 00h配置请求，并与HOST主桥进行配置信息的交换，转（5）。
（4）如果n大于PCI桥的Secondary Bus Number寄存器，而且小于或等于PCI桥的Sub-ordinate Bus number寄存器，说明这个Type 01配置请求的目标设备不与该PCI桥的Seconda-ry Bus直接相连，但是由这个PCI桥下游总线上的某个PCI桥管理。此时PCI桥将首先认领这个Type 01配置请求，并将其转发到Secondary Bus，转（2）。
（5）结束。
下面将举例说明PCI总线配置请求的转换原则，并以图2-8为例说明处理器如何访问PCI设备01和PCI设备31的配置空间。PCI设备01直接与HOST主桥相连，因此HOST主桥可以使用Type 00h配置请求访问该设备。
而HOST主桥需要经过多级PCI桥才能访问PCI设备31，因此HOST主桥需要首先使用Type 01h配置请求，之后通过PCI桥1、2和3将Type 01h配置请求转换为Type 00h配置请求，最终访问PCI设备31。(www.chuimin.cn)
1.PCI设备01
这种情况较易处理，当HOST处理器访问PCI设备01的配置空间时，发现PCI设备01与HOST主桥直接相连，所以将直接使用Type 00h配置请求访问该设备的配置空间，具体步骤如下。
首先HOST处理器将CONFIG_ADDRESS寄存器的Enabled位置1，Bus Number号置为0，并对该寄存器的Device、Function和Register Number字段赋值。当处理器对CONFIG_DA-TA寄存器访问时，HOST主桥将存放在CONFIG_ADDRESS寄存器中的数值，转换为Type00h配置请求，并发送到PCI总线0上，PCI设备01将接收这个Type 00h配置请求，并与处理器进行配置信息交换。
2.PCI设备31
HOST处理器对PCI设备31进行配置读写时，需要通过HOST主桥、PCI桥1、2和3，最终到达PCI设备31。
当处理器访问PCI设备31时，首先将CONFIG_ADDRESS寄存器的Enabled位置1，Bus Number字段置为3，并对Device、Function和Register Number字段赋值。之后当处理器对CONFIG_DATA寄存器进行读写访问时，HOST主桥、PCI桥1、2和3将按照以下步骤进行处理，最后PCI设备31将接收这个配置请求。
（1）HOST主桥发现Bus Number字段的值为3，该总线号并不是与HOST主桥直接相连的PCI总线的Bus Number，所以HOST主桥将处理器对CONFIG_DATA寄存器的读写访问直接转换为Type 01h配置请求，并将这个配置请求发送到PCI总线0上。PCI总线规定Type01h配置请求只能由PCI桥负责处理。
（2）在PCI总线0上，PCI桥1的Secondary Bus Number为1而Subordinate Bus Number为3。而1＜Bus Number≤3，所以PCI桥1将接收来自PCI总线0的Type 01h配置请求，并将这个配置请求直接下推到PCI总线1。
（3）在PCI总线1上，PCI桥2的Secondary Bus Number为2而Subordinate Bus Number为3。而1＜Bus Number≤3，所以PCI桥2将接收来自PCI总线0的Type 01h配置请求，并将这个配置请求直接下推到PCI总线2。
（4）在PCI总线2上，PCI桥3的Secondary Bus Number为3，因此PCI桥3将“来自PCI总线2的Type 01h配置请求”转换为Type 00h配置请求，并将其下推到PCI总线3。PCI总线规定，如果PCI桥的Secondary Bus Number与Type 01h配置请求中包含的Bus Num-ber相同时，该PCI桥将接收的Type 01h配置请求转换为Type 00h配置请求，然后再发向其Secondary Bus。
（5）在PCI总线3上，有两个设备：PCI设备31和PCI设备32。在这两个设备中，必然有一个设备将要响应这个Type 00h配置请求，从而完成整个配置请求周期。在第2.4.1节中，讨论了究竟是PCI设备31还是PCI设备32接收这个配置请求，这个问题涉及PCI总线如何分配PCI设备使用的设备号。
有关PCI Express体系结构导读的文章
- 详细阅读
-
PCIExpress总线序列简介详细阅读
PCIe总线的序基于PCI总线的序，并进行了许多扩展。在TLP的Attr字段中有一个Relaxed Ordering位，表示该TLP是否支持PCIe总线的Re-laxed Ordering方式，但是TLP是否可以使用Relaxed Ordering还与这个TLP经过的设备有关。目前大多数PCIe设备不支持Relaxed ordering方式进行TLP的传递。在PCIe总线中，所有数据传送类型，如存储器、I/O、配置和Message总线事务都需要遵循规定的传送顺序。......
2023-10-20
-
了解PCIExpress主板配置指南详细阅读
值得注意的是，在一个处理器系统中，有几个HOST主桥，就有几个PCI总线域。PCI设备通过HOST主桥访问主存储器时，需要与处理器的Cache进行一致性操作，因此在设计HOST主桥时需要重点考虑Cache一致性操作。在HOST主桥中，还含有许多数据缓冲，以支持PCI总线的预读机制。HOST主桥是联系处理器与PCI设备的桥梁。在这棵总线树上的所有PCI设备的配置空间都由HOST主桥通过配置读写总线周期访问。......
2023-10-20
-
PCIExpress：快速总线传送协议详细阅读
PCI-X总线改变了PCI总线使用的传送协议。PCI-X 1.0总线可以使用的最高总线频率为133MHz，而PCI-X 2.0总线可以使用的最高总线频率为533MHz，远比PCI总线使用的总线频率高。除了信号传送协议外，PCI-X总线在进行DMA读写时，可以不进行Cache共享一致性操作，而PCI总线进行DMA读写时必须进行Cache一致性操作。第3.3节将详细讨论与Cache一致性相关的PCI总线事务。此外PCI-X总线还支持乱序总线事务，即Relaxed Ordering，该总线事务被PCIe总线继承。......
2023-10-20
-
PCIExpress配置空间设置指南详细阅读
PCI设备进行上电初始化时，将E2PROM中的信息读到PCI设备的配置空间中作为初始值。这个过程由硬件逻辑完成，绝大多数PCI设备使用这种方式初始化其配置空间。在PCI Agent设备的配置空间中包含了许多寄存器，这些寄存器决定了该设备在PCI总线中的使用方法，本节不会全部介绍这些寄存器，因为系统软件只对部分配置寄存器感兴趣。PCI Agent设备使用的配置空间如图2-9所示。图2-9 PCI Agent设备的配置空间Revision ID和Class Code寄存器这两个寄存器只读。......
2023-10-20
-
PCIExpress配置空间快速指南详细阅读
PCIe总线规范将这种“对PCIe设备配置空间”的读写访问方式称为ECAM机制。CPU可以直接对这段特殊的存储器域地址空间进行访问，从而访问PCIe设备的配置空间。使用ECAM机制与使用CONFIG_ADDRESS和CONFIG_DATA这对寄存器，间接访问PCIe设备的配置空间有较大的不同。其中raw_pci_ops函数指针使用0xCF8和0xCFC两个I/O端口寄存器访问PCI总线配置空间，而raw_pci_ext_ops函数使用ECAM方式访问PCI总线配置空间。虽然Montevina平台提供了256MB的PCIe设备使用的配置空间，但是这些空间的实际利用率较低。......
2023-10-20
-
PCIExpress总线序通用规则详细阅读
PCI总线在进行数据传递时规定了一些规则。在图11-1所示的实例中，如果Flag位在PCI总线0上时，生产者需要通过PCI桥传递数据，并将Flag位置1，这两个操作都需要使用Posted存储器写总线事务。如果PCI不遵循“先进先出”的原则，有可能发生Flag位已经置1，而数据尚未完全到达数据缓冲，从而引发数据完整性问题。如图11-1所示，生产者通过PCI桥向数据缓冲写入数据，与消费者通过PCI桥更新Status状态位没有序的关系。......
2023-10-20
-
PCIExpress总线树Bus号初始化详细阅读
系统软件在遍历当前PCI总线树时，需要首先对这些PCI总线进行编号，即初始化PCI桥的Primary、Secondary和Sub-ordinate Bus Number寄存器。扫描PCI总线2，发现PCI桥3，并将PCI桥3的Secondary Bus命名为PCI总线3。继续回退到PCI总线1。从以上算法可以看出，PCI桥的Primary Bus和Secondary Bus号的分配在遍历PCI总线树的过程中从上向下分配，而Subordinate Bus号是从下向上分配的，因为只有确定了一个PCI桥之下究竟有多少条PCI总线后，才能初始化该PCI桥的Subordinate Bus号。......
2023-10-20
相关推荐