x86处理器使用南北桥结构连接CPU和PCI设备。其中北桥（North Bridge）连接快速设备，如显卡和内存条，并推出PCI总线，HOST主桥包含在北桥中。而南桥（South Bridge）连接慢速设备。x86处理器使用的南北桥结构如图2-6所示。
图2-6 x86处理器的南北桥结构
Intel使用南北桥概念统一PC架构。但是从体系结构的角度上看，南北桥架构并不重要，北桥中存放的主要部件不过是存储器控制器、显卡控制器和HOST主桥而已，而南桥存放的是一些慢速设备，如ISA总线和中断控制器等。
不同的处理器系统集成这些组成部件的方式并不相同，如PowerPC、MIPS和ARM处理器系统通常将CPU和主要外部设备都集成到一颗芯片中，组成一颗基于SoC架构的处理器系统。这些集成方式并不重要，每一个处理器系统都有其针对的应用领域，不同应用领域的需求对处理器系统的集成方式有较大的影响。Intel采用的南北桥架构针对x86处理器的应用领域而设计，并不能说采用这种结构一定比MPC8548处理器中既含有HOST-to-PCI主桥也含有HOST-to-PCIe主桥更为合理。
在许多嵌入式处理器系统中，既含有PCI设备也含有PCIe设备，为此MPC8548处理器同时提供了PCI总线和PCIe总线接口，在这个处理器系统中，PCI设备可以与PCI总线直接相连，而PCIe设备可以与PCIe总线直接相连，因此并不需要使用PCIe桥扩展PCI总线，从而在一定程度上简化了嵌入式系统的设计。
嵌入式系统所面对的应用千变万化，进行芯片设计时所要考虑的因素相对较多，因而在某种程度上为设计带来了一些难度。而x86处理器系统所面对的应用领域针对个人PC和服务器，向前兼容和通用性显得更加重要。在多数情况下，一个通用处理器系统的设计难度超过专用处理器系统的设计，Intel为此付出了极大的代价。
在一些相对较老的北桥中，如Intel 440系列芯片组中包含了HOST主桥，从系统软件的角度上看HOST-to-PCI主桥实现的功能与HOST-to-PCIe主桥实现的功能相近。本节仅简单介绍Intel的HOST-to-PCI主桥如何产生PCI的配置周期，有关Intel HOST-to-PCIe主桥[17]的详细信息参见第5章。
x86处理器定义了两个I/O端口寄存器，分别为CONFIG_ADDRESS和CONFIG_DATA寄存器，其地址为0xCF8和0xCFC。x86处理器使用这两个I/O端口访问PCI设备的配置空间。PCI总线规范也以这两个寄存器为例，说明处理器如何访问PCI设备的配置空间。其中CONFIG_ADDRESS寄存器存放PCI设备的ID号，而CONFIG_DATA寄存器存放进行配置读写的数据。
CONFIG_ADDRESS寄存器与PowerPC处理器中的CFG_ADDR寄存器的使用方法类似，而CONFIG_DATA寄存器与PowerPC处理器中的CFG_DATA寄存器的使用方法类似。CON-FIG_ADDRESS寄存器的结构如图2-7所示。
图2-7 CONFIG_ADDRESS寄存器的结构
CONFIG_ADDRESS寄存器的各个字段和位的说明如下所示。(www.chuimin.cn)
●Enable位，第31位。该位为1时，对CONFIG_DATA寄存器进行读写时将引发PCI总线的配置周期。
●Bus Number字段，第23～16位，记录PCI设备的总线号。
●Device Number字段，第15～11位，记录PCI设备的设备号。
●Function Number字段，第10～8位，记录PCI设备的功能号。
●Register Number字段，第7～2位，记录PCI设备的寄存器号。
当x86处理器对CONFIG_DATA寄存器进行I/O读写访问，且CONFIG_ADDR寄存器的Enable位为1时，HOST主桥将这个I/O读写访问转换为PCI配置读写总线事务，然后发送到PCI总线上，PCI总线根据保存在CONFIG_ADDR寄存器中的ID号，将PCI配置读写请求发送到指定PCI设备的指定配置寄存器中。
x86处理器使用小端地址模式，因此从CONFIG_DATA寄存器中读出的数据不需要进行模式转换，这点和PowerPC处理器不同，此外x86处理器的HOST主桥也实现了存储器域到PCI总线域的地址转换，但是这个概念在x86处理器中并不明晰。
本书将在第5章以HOST-to-PCIe主桥为例，详细介绍Intel处理器的存储器地址与PCI总线地址的转换关系，而在本节不对x86处理器的HOST主桥做进一步说明。x86处理器系统的升级速度较快，目前在x86的处理器体系结构中，已很难发现HOST主桥的身影。
目前Inte l对南北桥架构进行了升级，其中北桥被升级为MCH（Memory Controller Hub），而南桥被升级为ICH（I/O Controller Hub）。x86处理器系统在MCH中集成了存储器控制器、显卡芯片和HOST-to-PCIe主桥，并通过Hub Link与ICH相连；而在ICH中集成了一些相对低速总线接口，如AC′97、LPC（Low Pin Count）、IDE和USB总线，当然也包括一些低带宽的PCIe总线接口。
在Intel最新的Nehalem[18]处理器系统中，MCH被一分为二，存储器控制器和图形控制器已经与CPU内核集成在一个DIE中，而MCH剩余的部分与ICH合并成为PCH（Peripheral Controller Hub）。但是从体系结构的角度上看，这些升级与整合并不重要。
目前Intel在Menlow[19]平台基础上，计划推出基于SoC架构的x86处理器，以进军手持设备市场。在基于SoC构架的x86处理器中将逐渐淡化Chipset的概念，其拓扑结构与典型的SoC处理器，如ARM和PowerPC处理器，较为类似。
有关PCI Express体系结构导读的文章
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
IA处理器使用VT-d技术将PCI总线域的物理地址转换为HPA地址。在IA处理器系统中，所有的外部设备都是PCI设备。IA处理器使能VT-d机制后，PCI设备进行DMA操作需要根据Bus、Device和Function号确定Context Entry，之后使用图13-4所示的方法完成PCI总线地址到HPA地址的转换。为了加快PCI总线地址到HPA地址的转换速度，IA处理器分别为Root Entry和Context Entry设置了Context Cache以加快Context Entry的获取速度，同时还设置了IOTLB加速PCI总线地址到HPA地址的转换速度。......
2023-10-20
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
而PCI总线的突发传送仍然存在缺陷。为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。......
2023-10-20
[1]本节出现的Switch指传统的Switch，在MR-IOV规范定义的Switch与此并不相同，详见第13.3.2节。[4]这种方式也可以被认为是SoC平台总线从共享总线结构升级到Switch结构。[10]该表存在于PCI Express Extended Capabilities结构中，详见第4.3.3节。[14]从体系结构的角度上看，MCH和ICH仅仅是一个称呼，实际上并不重要。[36]如图4-1所示，发送端和接收端都有相应的发送逻辑和接收逻辑。[39]在正常情况下，接收逻辑RX的DC共模电压为0，ZRX-DC虽然较小也不会影响其正常工作。......
2023-10-20
MSI Capability结构共有四种组成方式，分别是32和64位的Message结构，32位和64位带中断Masking的结构。MSI Capability寄存器的结构如图10-1所示。图10-1 MSI Capability结构●Capability ID字段记载MSI Capability结构的ID号，其值为0x05。表10-1 MSI Cabalibities结构的Message Control字段[67] 此时PCI设备配置空间Command寄存器的“Interrupt Disable”位为1。当MSI En able位有效时，该字段存放MSI报文使用的数据。该字段需要与Mask Bits字段联合使用。......
2023-10-20
当TLP的TH位为1时，表示在当前TLP中包含Processing Hint字段，PH字段由PCIe V2.1总线规范引入。Processing Hint字段的产生与智能设备的大量涌现密切相关。有些智能设备，如在显卡中使用的GPU和GP-GPU的处理能力甚至超过多数通用处理器。该TLP Prefix也被称为TPH TLP Prefix，其格式如图6-15所示。TPH Requester Capability结构使用ST Mode Sele ct字段定义了ST字段的三种使用模式。......
2023-10-20
Attr字段如图6-3所示。图6-3 Attr字段格式表6-3 TLP支持的序当使用标准的强序模型时，在数据的整个传送路径中，PCIe设备在处理相同类型的TLP时，如PCIe设备发送两个存储器写TLP时，后面的存储器写TLP必须等待前一个存储器写TLP完成后才能被处理，即便当前报文在传送过程中被阻塞，后一个报文也必须等待。Attr字段的第0位是“No Snoop Attribute”位。“No Snoop Attribute”位是PCIe总线针对PCI总线的不足作出的重要改动。......
2023-10-20
相关推荐