下面将以图1-1中的处理器系统为例，简要介绍PCI总线支持的总线事务及其传送方式。由表1-2可知，PCI总线支持多种总线事务。PCI总线的配置读写总线事务与HOST主桥与PCI桥相关，因此读者需要了解HOST主桥和PCI桥的详细实现机制之后，才能深入理解这部分内容。PCI总线支持以下几类存储器读写总线事务。HOST处理器使用PCI总线的存储器读写总线事务和I/O读写总线事务访问PCI设备的BAR空间。PCI设备对主存储器进行读写，即DMA读写操作。......
2023-10-20
PCIExpress设备主存器读写指南
【摘要】：PCI设备与存储器直接进行数据交换的过程也被称为DMA。这两个寄存器也是PCI设备DMA控制器的组成部件。HOST主桥需要进行合理设置，将存储器的地址空间映射到PCI总线之后，PCI设备才能对这段存储器空间进行DMA操作。PCI设备不能直接访问没有经过主桥映射的存储器空间。此时PCI桥x1将结束来自PCI设备11的Posted存储器写请求，并将这个数据请求推到上游PCI总线上，即PCI总线x0上。首先PCI设备11将存储器读请求发向PCI总线x1。
PCI设备与存储器直接进行数据交换的过程也被称为DMA。与其他总线的DMA过程类似，PCI设备进行DMA操作时，需要获得数据传送的目的地址和传送大小。支持DMA传递的PCI设备可以在其BAR空间中设置两个寄存器，分别保存这个目标地址和传送大小。这两个寄存器也是PCI设备DMA控制器的组成部件。
值得注意的是，PCI设备进行DMA操作时，使用的目的地址是PCI总线域的物理地址，而不是存储器域的物理地址，因为PCI设备并不能识别存储器域的物理地址，而仅能识别PCI总线域的物理地址。
HOST主桥负责完成PCI总线地址到存储器域地址的转换。HOST主桥需要进行合理设置，将存储器的地址空间映射到PCI总线之后，PCI设备才能对这段存储器空间进行DMA操作。PCI设备不能直接访问没有经过主桥映射的存储器空间。
许多处理器允许PCI设备访问所有存储器域地址空间，但是有些处理器可以设置PCI设备所能访问的存储器域地址空间，从而对存储器域地址空间进行保护。例如PowerPC处理器的HOST主桥可以使用Inbound寄存器组，设置PCI设备访问的存储器地址范围和属性，只有在Inbound寄存器组映射的存储器空间才能被PCI设备访问，在第2.2节将详细介绍Pow-erPC处理器的这组寄存器。
综上所述，在一个处理器系统中，并不是所有存储器空间都可以被PCI设备访问，只有在PCI总线域中有映像的存储器空间才能被PCI设备访问。经过HOST主桥映射的存储器，具有两个“地址”，一个是在存储器域的地址，一个是在PCI总线域的PCI总线地址。当处理器访问这段存储器空间时，使用存储器地址；而PCI设备访问这段内存时，使用PCI总线地址。在多数处理器系统中，存储器地址与PCI总线地址相同，但是系统程序员需要正确理解这两个地址的区别。
下面以PCI设备11向主存储器写数据为例，说明PCI设备如何进行DMA写操作。
（1）首先PCI设备11将存储器写请求发向PCI总线x1，注意这个写请求使用的地址是PCI总线域的地址。
（2）PCI总线x1上的所有设备监听这个请求，因为PCI设备11是向处理器的存储器写数据，所以PCI总线x1上的PCI Agent设备都不会接收这个数据请求。
（3）PCI桥x1发现当前总线事务使用的PCI总线地址不是其下游设备使用的PCI总线地址，则接收这个数据请求，有关PCI桥的Secondary总线接收数据的过程见第3.2.1节。此时PCI桥x1将结束来自PCI设备11的Posted存储器写请求，并将这个数据请求推到上游PCI总线上，即PCI总线x0上。
（4）PCI总线x0上的所有PCI设备包括HOST主桥将监听这个请求。PCI总线x0上的PCI Agent设备也不会接收这个数据请求，此时这个数据请求将由HOST主桥x接收，并结束PCI桥x1的Posted存储器写请求。
（5）HOST主桥x发现这个数据请求发向存储器，则将来自PCI总线x0的PCI总线地址转换为存储器地址，之后通过存储器控制器将数据写入存储器，完成PCI设备的DMA写操作。
PCI设备进行DMA读过程与DMA写过程较为类似。不过PCI总线的存储器读总线事务只能使用Non-Posted总线事务，其过程如下。(www.chuimin.cn)
（1）首先PCI设备11将存储器读请求发向PCI总线x1。
（2）PCI总线x1上的所有设备监听这个请求，因为PCI设备11是从存储器中读取数据，所以PCI总线x1上的设备，如PCI设备12，不会接收这个数据请求。PCI桥x1发现下游PCI总线没有设备接收这个数据请求，则接收这个数据请求，并将这个数据请求推到上游PCI总线上，即PCI总线x0上。
（3）PCI总线x0上的设备将监听这个请求。PCI总线x0上的设备也不会接收这个数据请求，最后这个数据请求将由HOST主桥x接收。
（4）HOST主桥x发现这个数据请求是发向主存储器的，则将来自PCI总线x0的PCI总线地址转换为存储器地址，之后通过存储器控制器将数据读出，并转发到HOST主桥x。
（5）HOST主桥x将数据经由PCI桥x1传递到PCI设备11，PCI设备11接收到这个数据后结束DMA读。
以上过程仅是PCI设备向存储器读写数据的一个简单流程。如果考虑处理器中的Cache，这些存储器读写过程较为复杂。
PCI总线还允许PCI设备之间进行数据传递，PCI设备间的数据交换较为简单。在实际应用中，PCI设备间的数据交换并不常见。下面以图1-1为例，简要介绍PCI设备11将数据写入PCI设备01的过程；请读者自行考虑PCI设备11从PCI设备01读取数据的过程。
（1）首先PCI设备11将PCI写总线事务发向PCI总线x1上。PCI桥x1和PCI设备12同时监听这个写总线事务。
（2）PCI桥x1将接收这个PCI写请求总线事务，并将这个PCI写总线事务上推到PCI总线x0。
（3）PCI总线x0上的所有设备将监听这个PCI写总线事务，最后由PCI设备01接收这个数据请求，并完成PCI写事务。
有关PCI Express体系结构导读的文章
- 详细阅读
-
PCIe设备DMA读写延时-PCIExpre详细阅读
图12-11 Capric卡的DMA写过程首先处理器填写Capric卡的WR_DMA_ADR、WR_DMA_SIZE和DCSR2寄存器，经过延时D0之后，这些命令陆续到达Capric卡。Capric卡收到处理器的DMA写请求后，将向RC连续发送存储器写TLP，并由RC将数据写入到主存储器。处理器收到MSI报文后，将执行中断处理程序，Capric卡的中断处理例程通过RC读取中断控制状态寄存器INT_REG，并结束整个DMA写操作。首先处理器填写Capric卡的寄存器启动DMA读。......
2023-10-20
-
PCIExpress体系结构导读|存储器读写详细阅读
存储器读写请求TLP的格式如图6-8所示。在存储器读写和I/O读写请求的第3和第4个双字中，存放TLP的32或者64位地址。存储器、I/O和原子操作读写请求使用的TLP头较为类似。此时与这个存储器读请求TLP对应的读完成TLP中不包含有效数据。......
2023-10-20
-
PCIExpress存储器、I/O和TLP读详细阅读
本节讲述PCIe总线定义的各类TLP，并详细介绍这些TLP的格式。在PCIe总线中，存储器读写，I/O读写和配置读写请求TLP由以下几类报文组成。存储器读请求TLP和读完成TLP当PCIe主设备，RC或者EP，访问目标设备的存储器空间时，使用Non-Posted总线事务向目标设备发出存储器读请求TLP，目标设备收到这个存储器读请求TLP后，使用存储器读完成TLP，主动向主设备传递数据。PCIe主设备仅使用存储器写请求TLP即可完成DMA写操作，主设备不需要目标设备的回应报文。......
2023-10-20
-
PCIExpress配置指南详细阅读
PCI总线定义了两类配置请求，一类是Type 00h配置请求，另一类是Type 01h配置请求。PCI总线使用这些配置请求访问PCI总线树上的设备配置空间，包括PCI桥和PCI Agent设备的配置空间。当x86处理器对CONFIG_DATA寄存器进行读写操作时，HOST主桥将决定向PCI总线发送Type 00h配置请求还是Type 01h配置请求。在PCI总线事务的地址周期中，这两种配置请求总线事务的不同反映在PCI总线的AD[31∶0]信号线上。......
2023-10-20
-
PCIExpress:PCI设备地址空间使用详细阅读
TOLUD～4GB这段PCI总线地址空间主要映射和ICH相连的PCI设备地址空间，此外还包括EPBAR指向的空间，以及MCHBAR和DMIBAR指向的空间等。FSB Interrupts存储器空间与MSI中断机制相关，PCIe设备向这段存储器空间进行写操作时，MCH将这个写操作转换为FSB总线的Interrupt Message总线事务。DMI Interface负向译码空间被分为若干段，用来映射ICH使用的PCI总线地址空间。这些PCI设备的BAR空间被映射到这段空间。由以上说明可以发现与MCH连接的PCIe设备的访问延时小于与ICH连接中的PCIe设备。......
2023-10-20
-
PCIExpressDMA读写操作指南详细阅读
在x86处理器和PowerPC处理器中，PCI设备对“不可Cache的存储器空间”进行DMA读写的过程并不相同。在x86处理器中，PCI设备向不可Cache的存储器空间进行读操作时，CPU也必须进行Cache共享一致性操作，而这种没有必要的Cache共享一致性操作将影响PCI总线的传送效率。此时PowerPC处理器不会在FSB总线中进行Cache一致性操作，即忽略FSB总线事务的Snoop Phase。PCI设备进行DMA写时，数据将直接进入主存储器，而PCI设备进行DMA读所读取的数据将直接从主存储器获得。......
2023-10-20
-
PCIExpress路由方案指南详细阅读
在PCIe总线中，存储器读写和I/O读写TLP使用基于地址的路由方式。TLP使用基于地址的路由时，一定要通过查询这组寄存器之后，再决定传送路径。下文以TLP1～TLP3的发送过程对地址路由过程进行说明。本小节中的例子将使用P-P2桥片接收TLP1，并将TLP1推至PCI Bus2，而PCI Bus2上的EP1将接收TLP1，完成整个地址路由。由以上叙述可以发现，PCIe总线中基于地址的路由方式与PCI总线上的基于地址的数据传递流程十分相近。......
2023-10-20
相关推荐