本案在十堰市中级人民法院立案后,福建绿家园申请追加贷款人中国农业银行股份有限公司宜城市支行、湖北宜城农村商业银行股份有限公司作为共同被告参加诉讼。十堰市中级人民法院也没有就追加被告的问题向原告方送达书面裁定。实际上,是否应当追加商业银行贷款人为被告的困惑,最终要归结到对于商业银行贷款人的环境法律责任认定问题。......
2023-08-15
传统的外生货币供给理论认为,商业银行资产受存款、准备金等负债项目的约束,先有准备金后有贷款,准备金决定贷款。而后凯恩斯主义的内生货币供给理论认为,商业银行总是先贷款后寻求准备金,贷款不受存款、准备等负债的约束,也就是说,信贷需求是第一位的,准备是第二位的,只要有需求和信贷供给,就可以找到准备金。其中,水平主义观点强调中央银行的适应行为,结构主义观点则强调商业银行负债管理和金融创新的作用。
具体来看,商业银行基于需求而供给信贷、创造货币,企业用于转账支付。短期内,由于既定准备和公众提现要求不变,因而银行存款和准备金不变,不需要向中央银行借款寻求准备。商业银行可以根据需求和预期收益增加贷款,称为适应需求、创造货币。当公众提现、银行准备金流失时,一方面可向中央银行借款寻求准备,中央银行必然适应而不能拒绝。因为如果中央银行拒绝,商业银行会出现流动性危机,这与中央银行维持金融系统流动性的职能相矛盾。另一方面,随着资产负债管理和金融创新的发展,银行还可以依靠批发性市场在系统内及时“找回”流失的准备。正是基于中央银行适应性支持和创新负债管理的作用,使得银行实质上不受准备金数量的约束。当然,银行在价格昂贵的批发性市场“找回”准备时,资金成本会增加,构成了银行的信贷约束,但显而易见的是,这不是流动性数量约束而是成本约束的作用。
关于法定准备金,许多学者认为其构成了对商业银行扩张货币的约束。从名义上看确有影响,但基于中央银行对系统内准备金需求的适应性分析可知,这一准备金调控的实质作用在于影响利率成本而不是信贷数量。另外,不容否认,商业银行存在存贷款期限结构不对称问题,即贷款期限长于存款期限,但是由于银行系统内不存在流动性问题,这一现象同样不足为虑。这使得商业银行总是能够根据需求和预期收益提供信贷,因此需求——而不是准备金——是第一位的。
有关中国货币供给内生性研究的文章
本案在十堰市中级人民法院立案后,福建绿家园申请追加贷款人中国农业银行股份有限公司宜城市支行、湖北宜城农村商业银行股份有限公司作为共同被告参加诉讼。十堰市中级人民法院也没有就追加被告的问题向原告方送达书面裁定。实际上,是否应当追加商业银行贷款人为被告的困惑,最终要归结到对于商业银行贷款人的环境法律责任认定问题。......
2023-08-15
国际商业银行贷款是指一国借款人在国际金融市场上向外国银行借入货币资金。国际商业银行贷款的特点如下:①贷款利率按国际金融市场利率计算,利率水平较高。国际银行贷款不受银行的任何限制,可由借款人根据自己的需要自由使用。......
2023-07-31
如图6.34所示,时钟周期定义为10ns,按设计规格,加法器的延迟为6个时钟周期。图6.34 多时钟电路设计如图6.35所示,DC将会仅仅在第6个时钟上升沿,即60ns处,建立时序分析。图6.36 多时钟保持时间约束保持时间将会提早5个时钟周期,所以加法器d允许延迟为Thold<加法器允许的延迟<60-Tsetup。图6.37是另一个多时钟周期的例子,图中乘法器运算为2个时钟周期,加法器运算为1个时钟周期,其约束为图6.37 多时钟电路设计......
2023-06-26
但为了保证电路的每一条时序路径,特别是输入/输出路径延迟约束的精确性,我们还应该提供设计的环境属性,如图6.23所示。图6.23 环境约束每一个逻辑器件的延迟都与这个器件的输出负载和输入转换时间相关,其输出转换时间也与这个器件的输出负载和输入转换时间相关。我们可以用setload指定外部电容负载为一常数值,如图6.24所示。图6.25 指定实际器件负载图6.26 指定驱动器件如上文所述,在实际设计中,由于电路比较大,需要对设计进行划分。......
2023-06-26
如图6.27所示,图中有多个时钟,但这些时钟都是来自同一个时钟源。分别由3GHz的时钟通过9分频、6分频、4分频和3分频得到了CLKA、CLKC、CLKD和CLKE。图6.27 多时钟同步设计CLKC在被综合的模块中有对应的端口,则其定义就与单时钟一样,即:由于CLKA、CLKD和CLKE在要综合的模块中没有输入端口,因此需要使用虚拟时钟。图6.30 多时钟同步输出约束DC会找出波形上升沿间隔的多种情况,然后按照最严格的情况进行综合约束。......
2023-06-26
上一节我们通过约束时钟来约束了寄存器间的时序路径,这一节我们要讨论的是模块输入输出路径的约束。如下例所示,我们用set_input_delay设置M逻辑的延迟在0.6ns以内,其中-max选项表示M逻辑延迟最大不超过0.6ns,后面中括号内返回的是除了时钟端口以外的所有输入端口的物集。图6.17 输入路径的约束如图6.18所示,要综合组合逻辑S,我们必须提供给DC被综合模块后一级模块输入路径上的组合逻辑T的延迟,DC才能计算出逻辑S的最大延迟。图6.18 输出路径的约束......
2023-06-26
如下例所示,设置了逻辑E最大延迟不超过0.4ns,逻辑G的最大延迟不超过0.2ns。图6.19 组合逻辑路径的约束另外一种情况如图6.20所示,被综合模块中没有时序逻辑器件,也没有时钟端口。为了不产生亚稳态,从FF1时钟端的上升沿,到FF4时钟端的上升沿捕获,中间信号传输限制在一个时钟周期内完成。由此可以计算出被约束逻辑Combo延迟为2ns-0.4ns-0.2ns-0.1ns=1.3ns。图6.20 组合逻辑路径的约束......
2023-06-26
从制度经济学角度讲,乡镇政府的地方自利动机又叫作机会主义动机。乡镇政府距离中央政府较远,所以中央政府的控制力较弱,而要减少乡镇的地方自利行为就要加强乡镇人大的监督作用。同时,要按照党中央提出的“完善监督法制”的要求,抓紧监督立法,进一步促进和规范监督工作,以此来加强乡镇人大的监督作用,制约乡镇政府的地方自利动机。约束乡镇政府的自利动机也需要从农民身上采取措施。......
2023-08-15
相关推荐