DSP工作原理及最小硬件系统设计

2023-06-30 理论教育版权反馈

【摘要】：程序存储器存储人为编写的程序代码，使得DSP控制器能够按照人的意志进行相应的工作。图7-3 典型的DSP控制系统框图2.最小硬件系统DSP最小硬件系统包括DSP芯片、复位电路、时钟电路、电源等。图7-6给出了DSP控制系统的JTAG接口与控制板中DSP芯片连接的原理图。

1.DSP工作的基本原理与系统结构

DSP是一种特殊的单片机，其工作的基本原理与普通的单片机是一致的。其工作过程无非是从一个指定的区域（存储器、I/O接口等）读取数据，利用这些数据并且按照一定的控制算法进行计算，并将计算的最终结果通过输出端口对被控对象进行控制。在数字化逆变弧焊电源系统的DSP控制中，可以利用DSP直接输出所需的PWM信号，对弧焊逆变器中的功率半导体开关器件的通断进行控制，从而获得所需的输出电流或电压。

DSP控制采用了数据总线和地址总线，数据和地址信息分别在两条总线上流动。挂在这两条总线上的模块有DSP的中央处理单元（CPU）、程序存储器、数据存储器以及内部外设等功能模块。程序存储器包括芯片内部存储器和外部存储器。程序存储器存储人为编写的程序代码，使得DSP控制器能够按照人的意志进行相应的工作。CPU根据程序的流程控制数据和地址总线的占用情况，同时进行一些相关的运算。数据存储器用于存储计算、控制过程中所要使用的数据，如初始化数据、计算中间结果和最终结果等。片内外设为集成在片内的与芯片外部进行数据交换的功能模块，如数字I/O、PWM输出以及通信等。

DSP控制系统包括硬件系统和软件系统。图7-3所示是一个典型的DSP控制硬件系统结构框图。由图可见，一般典型的DSP硬件系统包括复位电路、时钟电路、电源、外部存储器、数字I/O接口、仿真（JTAG）接口以及各种通信接口电路。

图7-3 典型的DSP控制系统框图

2.最小硬件系统

DSP最小硬件系统包括DSP芯片、复位电路、时钟电路、电源等。

（1）DSP系统的电源 DSP芯片一般需要+5V或+3.3V直流电源供电。多数DSP芯片为+3.3V直流电源供电，如TMS320LF2407A。由于DSP芯片的外围电路往往需要+5V直流电源，因此DSP控制系统一般需要+5V和+3.3V直流电源。

用于DSP系统的电源，一般要采用DC/DC变换，即对整流器获得的直流电压进行隔离与稳压处理。可以采用一些专用的升/降压DC/DC变换器件，获得所需的电源电压。同时还要对控制电路板的布局、布线提出一定要求，在模拟电源（VDD）和数字电源（VCC）之间、模拟地（AGND）和数字地（DGND）之间加滤波电容，减少噪声干扰。

（2）时钟电路给DSP芯片提供时钟一般有两种方法。一种是利用DSP芯片内部所提供的晶振电路，在DSP芯片的X1/CLKIN和X2之间连接一个晶振可启动内部振荡器，如图7-4a所示。另一种方法是将外部晶体振荡器直接连接X1/CLKIN引脚，X2悬空，如图7-4b所示。

图7-4 时钟电路

a）内部振荡电路 b）外部振荡器电路

需要注意的是，DSP的工作频率是在其内部利用锁相环（PLL）将外部晶振频率进行倍频处理后的频率。

（3）复位电路 DSP复位信号有两种：上电复位和手动复位。一般是将上电复位和手动复位信号直接送到DSP的复位输入引脚。图7-5a给出了一种带有上电延迟复位和手动复位功能的复位电路。

如图7-5a所示，在电源刚接通的瞬间，非门DN1的输入端为低电平，非门DN2输出端也为低电平，则DSP的复位端为低电平，DSP处于复位状态。电源接通后，电源VCC通过电阻R向电容C充电，待电容C上的电压达到一定值时，非门DN2向DSP的复位端输出高电平信号，使DSP系统处于工作状态。在工作过程中，需要DSP系统复位时，按下人工复位按钮SB，电容C通过SB放电，使DSP的复位端变为低电平，DSP处于复位状态；松开SB，电源VCC通过电阻R向电容C充电，待电容C上的电压达到一定值时，DSP的复位端变为高电平，DSP系统处于工作状态。

在复位电路中，除了上电自动复位和人工复位的功能以外，往往还应具有监视系统运行并在系统发生故障或死机时，能够进行自动复位的功能。其基本原理就是通过电路提供一个用于监视系统运行的监视线，当系统正常运行时，应在规定的时间内给监视线提供一个高低电平发生变化的信号；如果在规定时间内，这个信号不发生变化，自动复位电路就认为系统运行不正常并重新对系统进行复位操作。根据此原理，可以采用555定时器及计数器等器件，设计相应的自动复位电路，或采用专用的自动复位电路集成芯片（如MAX706）构成自动复位电路（见图7-5b）。该复位电路称为具有监视（Watchdog）功能的自动复位电路。

图7-5 复位电路

a）上电与手动复位电路 b）具有Watchdog功能的复位电路

3.接口电路

DSP控制系统除了具有最小硬件系统外，还具有外围接口电路，如数字I/O端口、模数转换（ADC）接口、仿真（JTAG）接口以及与其他处理器之间的各种通信接口等。本节仅简介仿真JTAG接口、外部存储器SRAM接口。其他接口请参考相关的DSP接口设计的书籍。

（1）DSP与JTAG接口同其他的单片机应用系统一样，DSP控制系统必须具有仿真器的标准接口，通过这个接口，可以将用户的DSP系统控制板与PC机连接，应用安装在PC机上的专用开发软件，在线编制和调试用户的软件程序。

图7-6给出了DSP控制系统的JTAG接口与控制板中DSP芯片连接的原理图。

如图所示，JTAG接口模块引脚的功能如下：EMU0与EMU1引脚需要3.3V上拉；GND引脚是仿真器与DSP用户系统的共“地”信号连线；PD（VCC）引脚要连接控制板上+5V电源；TCK为测试时钟引脚，该信号来自仿真器；TCK_RET为测试时钟返回引脚；TDI为测试数据输入引脚；TDO为测试数据输出引脚；TMS为测试模式选择引脚；TRST为测试复位引脚。

（2）DSP与外部存储器SRAM接口因为在TMS320LF2407A DSP芯片内部具有1.5K字的程序/数据RAM、544字的DARAM和2K字的SARAM，以及32K字的Flash程序存储器，所以一般的控制系统无须在片外扩展程序和数据存储器。但是，在控制系统的开发阶段，在DSP芯片外部扩展一个片外的程序存储器以存储被调试的软件代码，可以避免对片内FLASH的频繁写入操作，从而可以节约开发时间，并且可以防止对片内FLASH的过度擦写而延长DSP芯片的寿命。另外，如果需要存储大量的控制数据，也需要外部存储器。

SRAM是DSP最常用的外部存储设备，它具有接口简单、读写速度快等优点。常用的SRAM有IDT7128、CY7C1024、CY7C1021等。

静态的CY7C1021是高性能16位的CMOS静态SRAM，对其可以进行几种模式的读与写的操作。例如：当输入信号以及同时为低电平时，写选通该芯片。如果低字节使能位和高字节使能位都为低电平时，低8位和高8位数据端口全部选通，即将来自I/O0～I/O15的数据写入到地址引脚A0～A15所指定的位置；当输入信号CE以及OE同时为低电平、而W为高电平时，读选通该芯片。如果低字节使能位B和高字节使能位都为低电平时，低8位和高8位数据端口全部选通，存储器中指定位置中的数据将出现在I/O0～I/O15上。