电口时分复用技术简介

2023-06-28 理论教育版权反馈

【摘要】：在进行监测工作时，时钟设备通过FPGA的CON引脚置低电平，将MAX481设置为输入，被授时设备通过内部类似的电路将自己设置为发送IRIG-B码，时钟设备接收到被授时设备发送的IRIG-B码，进行时间精度监测。

6.4.3.1　半B码方式时分复用

B 码为 100 个码元，每个码元宽度为 10 ms，且由于 B 码授时内容只占前 75 个码元，因此本方案采取时分复用的方式，将 B 码码元的 76～99 位重新定义为反馈监测码元。因此，在单位秒周期内，时钟在授时传输时仅使用 0～75 位码元，其后停止编码输出，等待对方发送监测信息并解码，完成闭环反馈，也达到监测时间精度和工作状态的目的。

图6-21　工作示意图

工作流程如下：

（1）首先时钟装置正常进行 B 码授时，在单位秒周期计算发送码元的数目，当数目达到75，开始控制 485 芯片，将其切换为接收模式。

（2）被授时设备接收码元并对码元同样计数，当数目达到 75 之后控制 485 芯片，将其切换为发送。

（3）被授时设备将反馈信息发送给时钟装置之后，再次将 485 芯片切换为接收模式，并等待下一秒的接收。

（4）时钟接收反馈 B 码信息并提交上层软件处理，当下一秒开始时重新将 485 芯片设置为发送模式，依次循环。

1．改动影响分析

1）时钟装置

（1）授时接口需更改硬件电路，将 485 芯片的工作模式由硬件控制改为软件控制。

（2）各输出板卡需增加小型 FPGA 芯片，用于接收和处理多通道反馈信息。

（3）软件升级，增加监测功能。

2）被授时装置

（1）对时接口需更改硬件电路，将 485 芯片工作模式由硬件控制改为软件控制。

（2）软件升级，增加反馈功能。

2．优劣势分析

1）优　点

（1）在现场原有接线上完成授时和监测，无需单独跨网或组网。

（2）完成全部时钟装置和被授时装置的钟差及状态监测，各装置钟差监测精度提升为微秒级。

2）缺　点

（1）时钟装置和被授时装置需更改硬件对时接口，将485芯片工作模式由硬件控制改为软件控制。

（2）时钟装置需更换硬件输出板卡，各板卡增加小型FPGA。

（3）时钟装置和被授时装置均需软件升级调试。

（4）成本上升。

6.4.3.2　收发分时段方式

时钟和被授时设备都采用半双工差分芯片（如MAX481）。将站内授时与监测时间严格分开，在特定时间点进行授时，在另一个特定时间段进行时间监测。具体如图6-22 所示。

图6-22　半双工工作示意图

在进行授时工作时，时钟设备通过 FPGA 的 CON 引脚置高电平，将 MAX481 设置为输出 IRIG-B 码，被授时设备通过内部类似的电路将自己设置为接收，接收时钟设备发送的IRIG-B 码，进行时间校对。

在进行监测工作时，时钟设备通过FPGA的CON引脚置低电平，将MAX481设置为输入，被授时设备通过内部类似的电路将自己设置为发送IRIG-B码，时钟设备接收到被授时设备发送的IRIG-B码，进行时间精度监测。

本方案要求授时时间和监测时间都要有严格约定，时钟设备和被授时设备均按照约定时间点来设置自己是输出还是输入。

时钟设备将监测值汇总，通过内部总线，上送给主CPU。

1．改动影响分析

1）时钟装置

（1）时钟设备更改电口B码板，将差分单工输出更改为半双工。

（2）时钟设备增加FPGA芯片，用于监测输入B码的精度偏差。

（3）时钟设备的CPU需要增加代码，对接入的多个B码测量值进行管理。

（4）小型FPGA功耗 0.2 W/片，时钟设备的功耗上升 2 W 以上。

2）被授时装置

（1）所有的被授时设备更改对时接口电路，将单工输入更改为半双工。

（2）所有的被授时设备需要更改电路和软件，具备本地时钟，并且通过自己的本地时钟产生B码，在特定时间反馈给时钟装置。

2．优劣势分析

1）优　点

（1）在现场原有接线上完成授时和监测，不需单独跨网或组网。

（2）完成全部时钟装置和被授时装置的钟差及状态监测，各装置钟差监测精度提升为微秒级。

2）缺　点

（1）时钟装置和被授时装置需更改硬件对时接口。

（2）时钟装置需更换硬件输出板卡，各板卡增加小型FPGA。

（3）时钟装置和被授时装置均需软件升级调试。

（4）成本上升。

（5）授时与监测不能同时进行，在进行监测工作的时候，被授时设备依靠守时维持时间精度，精度的漂移和监测工作进行的时间长短有关。

电口时分复用技术简介

相关推荐