常用指令和流程：布图规划与布局

2023-06-26 理论教育版权反馈

【摘要】：布图规划与布局流程主要使用菜单栏Floorplan、Power、Place三个菜单指令下的操作内容。其中，第一个操作主要功能为制定Floorplan的形状和大小。但由于本次设计中只有一个Hard macro，并不用对于几个macro距离进行约束，所以无须对于Relative Floorplan进行设置。以上数值在实际设计中均可酌情调整。与Power ring的添加类似，Nets选择VDD VSS，由于Stripe图8.20 Add Rings窗口图8.21 Add Stripe窗口横向添加相对会占用更多布线资源，所以选择纵向添加，并使用M4生成电源条线。其余选项均使用默认值即可。

布图规划与布局流程主要使用菜单栏Floorplan、Power、Place三个菜单指令下的操作内容。基本操作包括：任意形状Floorplan的编辑，相关block的放置；特殊单元的放置；Global net connect的制定；Power ring和Stripe的编辑，Follow pins的连接；布局；布局后优化。下面将详述如何利用EDI进行上述基本操作。

1）Floorplan编辑。Floorplan编辑常用操作主要有下面3条：选择Floorplan→Specify Floorplan、选择Floorplan→Relative Floorplan-Edit Constraint、选择Floorplan→Clear Floorplan。其中，第一个操作主要功能为制定Floorplan的形状和大小。第二个操作主要功能为制定几个不同模块间的尺寸约束。第三个操作主要功能为全部或者指定部分清除Floorplan中内容。下面分别加以讲述。

首先选择Floorplan→Specify Floorplan选项，打开Specify Floorplan窗口如图8.15所示，选择使用Size的方式来进行设计：Specify→Size。选择使用Core的Size来定义设计：Core Size by→Aspect Ratio，设置Ratio为1.94，设置Core Utilization为0.122。选择适当的Core到Boundary为Power ring留出空余。设置Core Margins by→Core to Boundary到Left Right Top Bottom为15μm（可根据设计实际情况进行微调）。

图8.15 Specify Floorplan窗口

其次，选择Floorplan→Relative Floorplan→Edit Constraint，打开Relative Floor-plan窗口，如图8.16所示。但由于本次设计中只有一个Hard macro，并不用对于几个macro距离进行约束，所以无须对于Relative Floorplan进行设置。

图8.16 Relative Floorplan窗口

如果需要清除Floorplan局部，例如Power Special Routes，可选择Floorplan→Clear Floorplan进行修改，弹出的Clear Floorplan窗口，如图8.17所示。

图8.17 Clear Floorplan窗口

2）特殊单元的放置：在Floorplan阶段，会有部分特殊单元需要首先放置在芯片的Core区域内部。其中，最普遍的两类为Tie High/Tie Low单元和Welltap单元，前者的作用是作为网表中1’b0和1’b1的输入，使得输入Pin不直接与电源、地连接。后者是标准单元区域的衬底接触，通过多个单元共用一个衬底接触来节约设计区域的面积。Tie High/Tie Low单元的添加可使用操作Place→Tie hi/lo cell→Add来进行添加，Welltap可利用操作Place→Physical cell→Add Well Tap打开Add Well Tap Instance窗口来增加。Add Well Tap Instance窗口如图8.18所示。

3）Global net connect的制定：Global net connect是对于电源与地连接关系的定义。该定义可以通过Power→Connect Global nets打开Global net connection窗口加以定义。Global net connection窗口如图8.19所示。

4）Power Ring和Stripe的编辑：在此步骤主要使用的操作分别为Power→Pow-er Planning→Add ring、Power→Power Planning→Add Stripe与Route→Special Route。它们的作用分别为：增加设计需求尺寸的Power ring到芯片设计区域，增加设计需求尺寸的Stripe到芯片设计区域，使用Special Route进行Followpins与电源环线与电源条线的连接。

首先是Power ring的形成，选择操作Power→Power Planning→Add Ring，弹出Add Rings窗口如图8.20所示。在Nets填入VDD VSS，即需要生成Power Ring的电源与地的Global net名称。由于本章节设计均不包含IO cell，所以Power Ring选择紧贴core区域即可，因此在ring type区域选择around core boundary。在ring con-figuration区域，由于本设计选择工艺顶层金属为M5，所以选择Top与Bottom使用M5横向走线，Left与Right使用M4纵向走线，Width与Spacing分别设置为7μm与0.5μm。以上数值在实际设计中均可酌情调整。