【摘要】:比如,芯片某条时序路径的hold违例可能不是发生在PVT最快的情况下,而在数据路径为最快、时钟路径为较快的路径上,因此我们需要针对时序检查的数据路径和时钟路径采用不同的PVT参数来保证芯片流片后能够正常工作。需要使用ICC中的scenario来将芯片的不同工作状态,用不同PVT参数的搭配区分开来。
当工艺节点在130nm及以上时,后端设计时只需要用BC_WC的analysistype,即使用最慢的PVT(Process,Voltage,Temprature)用于setup时序检查;用最快的PVT进行hold时序检查。
然而当半导体工艺节点的发展到了深亚微米,即100nm以下后,芯片上不同区域的晶体管性能上的差别、运行时温度的不一致,以及芯片的电源网络不平衡所导致器件的电压差别,使得无法用单一的PVT来描述整个芯片。由此导致芯片上的时序检查无法用传统的BCWC分析来保证。比如,芯片某条时序路径的hold违例可能不是发生在PVT最快的情况下,而在数据路径为最快、时钟路径为较快的路径上,因此我们需要针对时序检查的数据路径和时钟路径采用不同的PVT参数来保证芯片流片后能够正常工作。为此可以采用OCV(OnChipVariation)来进行时序检查,实现用不同的PVT参数来计算数据路径与时钟路径。
另外随着DFT设计的普及,大规模数字芯片往往需要包含用于MBIST和DFT的工作状态。而这类工作状态与普通工作状态有着不同的时序约束,其活动电路也不相同。需要使用ICC中的scenario来将芯片的不同工作状态,用不同PVT参数的搭配区分开来。
相关推荐