首页 理论教育在ICC中设置芯片的网表、约束和UPF文件

在ICC中设置芯片的网表、约束和UPF文件

【摘要】:显然芯片的网表和约束信息是必须提供给ICC的,通常由前端的Design Compiler负责输出。另外ICC还支持《IEEE 1801—2013》定义的UPF文件,如果芯片上有复杂的电源网络,可以用UPF文件来描述。下面介绍上述数据的设置与ICC中设计数据库的建立。

设计数据包括:设计的门级网表(用Verilog或VHDL格式);约束文件(SDC),里面包括了芯片端口上的约束、时钟定义及其他相关的设置。显然芯片的网表和约束信息是必须提供给ICC的,通常由前端的Design Compiler(DC)负责输出。另外还有一些跟设计相关的文件可以根据项目需求添加,如想增加芯片的可测试性可以在芯片内部采用扫描链设计,这就需要scandef文件,该文件内部介绍了各条扫描链是如何输入输出并连接的,同样由DC提供;如果芯片对功耗指标比较敏感,希望在后端设计阶段就能够提供工作模式下较为准确的功耗,可以提供saif文件,文件中标注了各个节点的翻转信息,该文件可以由动态仿真结果VCD文件转换而得。另外ICC还支持《IEEE 1801—2013》定义的UPF文件,如果芯片上有复杂的电源网络,可以用UPF文件来描述。

除了利用上述文件,也可以采用让DC输出DDC文件来提供相关信息,但缺点是文件本身是二进制文件,无法用普通的编辑器编辑。在设计初期,后端人员还是需要对设计有些了解,有些情况还需要对设计文件进行修改,因此还是推荐使用传统的文件格式。

下面介绍上述数据的设置与ICC中设计数据库的建立。