逻辑综合的定义及发展历程

2023-06-26 理论教育版权反馈

【摘要】：图6.1中，“综合”部分将是本章讨论的重点。图6.1 系统开发的基本设计流程逻辑综合是随着20世纪80年代VHDL、Verilog HDL的产生、发展而诞生，并逐渐成熟的。最初的逻辑综合器支持的HDL语法形式较少，其智能程度及综合效率都比较低。随着逻辑综合技术的不断进步，逻辑综合器的执行效率和优化能力都有了很大程度上的进步。

在上一章我们讨论了如何用硬件描述语言来设计数字系统层次的结构模型。首先我们有一个需要解决的问题，然后用一个想法去解决这个问题，再将这个想法用RTL代码去描述，包括定义数字电路的层次结构；定义设计中的寄存器结构与规模；定义设计中的组合电路功能。

接下来我们要将这个HDL设计的模型映射成可制造的电路器件的门级网表，并且保证映射后的器件能执行预期的功能，这就是逻辑综合。就像C语言中编译器连接C语言和机器语言一样，逻辑综合连接了HDL代码和门级网表。图6.1是一个系统开发的基本设计流程。

图6.1中，“综合”部分将是本章讨论的重点。“综合”之前的设计步骤在第5章中已经进行了详细阐述，本章将不再赘述。

图6.1 系统开发的基本设计流程

逻辑综合是随着20世纪80年代VHDL、Verilog HDL的产生、发展而诞生，并逐渐成熟的。最初的逻辑综合器支持的HDL语法形式较少，其智能程度及综合效率都比较低。设计者只能应用HDL代码中的一部分来进行设计，所以给电路设计带来了大量的困难。随着逻辑综合技术的不断进步，逻辑综合器的执行效率和优化能力都有了很大程度上的进步。为了提高电路的集成度、缩短设计周期，从20世纪90年代开始，行为综合方法应运而生。它开始于算法描述及HDL行为建模，由行为综合工具根据设计的行为描述，自动生成对应的门级网表。

后来伴随着其他新的硬件设计描述语言（System Verilog、System C等）出现，现在的综合器所支持的语言也趋近多样化。设计工程师可以灵活地选择设计语言来完成各个层次的设计。

逻辑综合的定义及发展历程

相关推荐