【摘要】:SYNOPSYS公司的IC Compiler和Cadence公司SoC Encounter是工业界和学术界常用的两种版图布局布线工具。IC CompilerIC Compiler是SYNOPSYS公司开发的新一代布局布线工具。Astro解决方案由于布局、时钟树和布线独立运行,有其局限性。SoC Encounter严格地说,SoC Encounter不仅仅是一个版图布局布线工具,它还集成了一部分逻辑综合和静态时序分析的功能。作为布局布线工具,SoC Encounter在支持28nm先进工艺的同时,还支持1亿门晶体管的全芯片设计。
SYNOPSYS公司的IC Compiler(ICC)和Cadence公司SoC Encounter是工业界和学术界常用的两种版图布局布线工具。
(1)IC Compiler
IC Compiler是SYNOPSYS公司开发的新一代布局布线工具(用于替代前一代布局布线工具Astro)。Astro解决方案由于布局、时钟树和布线独立运行,有其局限性。IC Compiler的扩展物理综合技术突破了这一局限,将物理综合扩展到了整个布局和布线过程。IC Compiler作为一套完整的布局布线设计工具,它包括了实现下一代设计所必需的一切功能,如物理综合、布局、布线、时序、信号完整性优化、低功耗、可测性设计和良率优化。
相比Astro,IC Compiler运行时间更快、容量更大、多角/多模优化更加智能,而且具有改进的可预测性,可显著提高设计人员的生产效率。同时,IC Compiler还推出了支持32nm、28nm技术的物理设计。IC Compiler正成为越来越多市场领先的集成电路设计公司在各种应用中的理想选择。IC Compiler引入了用于快速运行模式的新技术,在保证原有质量的情况下使运行时间缩短了35%。
(2)SoC Encounter
严格地说,SoC Encounter不仅仅是一个版图布局布线工具,它还集成了一部分逻辑综合和静态时序分析的功能。作为布局布线工具,SoC Encounter在支持28nm先进工艺的同时,还支持1亿门晶体管的全芯片设计。在低功耗设计中,往往需要大量门控时钟以及动态电压、频率调整所产生的多电压域,SoC Encounter可以在设计过程中自动划分电压域,并插入电压调整器来平衡各个电压值,同时对时钟树综合、布局、布线等流程进行优化。此外,SoC Encounter在RTL转GDSII的过程中还可以执行良率分析,评估多种布局布线机制、时序策略、信号完整性、功耗对良率的影响,最终得到最优的良率设计方案。
相关推荐