实用高效的RTL仿真工具介绍

2023-06-26 理论教育版权反馈

【摘要】：目前主流的RTL级功能仿真工具包括Mentor公司的Modelsim、SYNOPSYS公司的VCS、Cadence公司的NC-Verilog、Altera公司的Quartus II和Xilinx公司的ISim。Modelsim在RTL级功能仿真领域，Mentor公司的Modelsim是业界应用最为广泛的HDL语言仿真软件，它能提供友好的仿真环境，是单内核支持VHDL和Verilog混合仿真的仿真器。VCS具有高性能、大规模和高精度的特点，适用于从行为级、RTL到流片等各个设计阶段。

目前主流的RTL级功能仿真工具包括Mentor公司的Modelsim、SYNOPSYS公司的VCS（Verilog Compiled Simulator）、Cadence公司的NC-Verilog、Altera公司的Quartus II和Xilinx公司的ISim。

（1）Modelsim

在RTL级功能仿真领域，Mentor公司的Modelsim是业界应用最为广泛的HDL语言仿真软件，它能提供友好的仿真环境，是单内核支持VHDL和Verilog混合仿真的仿真器。Modelsim采用直接优化的编译技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，是目前数字集成电路设计者首选的仿真软件。

Modelsim可以单独或同时进行行为级、RTL级和门级代码的仿真验证，并集成了性能分析、波形比较、代码覆盖、虚拟对象、Memory窗口、源码窗口显示信号值、信号条件断点等众多调试功能；同时还加入了对SystemC编译语言的直接支持，使其可以和HDL任意进行混合。

（2）VCS

VCS是SYNOPSYS公司的编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL。VCS具有较高的仿真性能，内存管理能力可以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米专用集成电路的设计要求。VCS具有高性能、大规模和高精度的特点，适用于从行为级、RTL到流片等各个设计阶段。

VCS可以方便地集成到Verilog、SystmVerilog、VHDL和Openvera的测试平台中，用于生成总线通信以及协议违反检查。同时自带的监测器提供了综合全面的报告，用于显示对总线通信协议的功能覆盖率。VCS验证库的验证IP也包含在DesignWare库中，也可以作为独立的工具套件进行嵌入。

（3）NC-Verilog

NC-Verilog是Cadence公司原RTL级功能仿真工具Verilog-XL的升级版。相比于后者NC-Verilog的仿真速度、处理庞大设计能力以及存储容量都大为增加。NC-Verilog在编译时，首先将Verilog代码转换为C程序，再将C程序编译到仿真器。它兼容了Verilog-2001的大部分标准，并且得到Cadence公司的不断更新。目前在64位操作系统中，NC-Verilog可以支持超过1亿门的芯片设计。

实用高效的RTL仿真工具介绍

相关推荐