方法验证是实验室针对标准方法或官方发布的方法的验证。如果只是对标准方法稍加修改，如使用不同制造商的同类设备或试剂等，必要时也应进行验证，以证明能够获得满意的结果，并将其修改内容制订成作业指导书文件。根据《GB/T 27417—2017合格评定 化学分析方法确认和验证指南》的规定，典型的需要验证的方法特性参数如表2－17所示［4］。......
2023-06-29
版图物理验证及参数提取后的仿真优化工具
【摘要】：与电路设计及仿真模拟工具类似，在版图物理验证及参数提取后仿真工具也出现了Cadence、SYNOPSYS和Mentor三家公司分庭抗礼的局面。Assura、Hercules和Calibre分别是Cadence、SYNOPSYS和Mentor旗下用于版图物理验证和参数反提的模拟集成电路EDA工具。在早期工艺中，Cadence公司还有另一款命令行版图物理验证工具Dradula，目前已基本被淘汰；相比Assura和Calibre，Hercules在CMOS模拟集成电路版图验证中的应用没有Assura和Calibre广泛，在此也不做介绍。
版图物理验证主要包含3部分的工作，即DRC（Design Rule Check）、LVS（Layout VS Schematic）和PEX（Parasitic Extraction）。DRC主要进行版图设计规则检查，也可以进行部分DFM（Design For Manufacture）的检查（比如金属密度、天线效应），确保工艺加工的需求；LVS主要进行版图和原理图的比较，确保后端设计同前端设计的一致性；PEX则主要进行寄生参数的提取，由于在前端设计时并没有或者不充分地考虑金属连线及器件的寄生信息，而这些在设计中（特别是对于深亚微米设计）会严重影响设计的时序、功能，现在要把这些因素考虑进来，用仿真工具进行后仿真，确保设计的成功。
与电路设计及仿真模拟工具类似，在版图物理验证及参数提取后仿真工具也出现了Cadence、SYNOPSYS和Mentor三家公司分庭抗礼的局面。Assura、Hercules和Calibre分别是Cadence、SYNOPSYS和Mentor旗下用于版图物理验证和参数反提的模拟集成电路EDA工具。在早期工艺中，Cadence公司还有另一款命令行版图物理验证工具Dradula，目前已基本被淘汰；相比Assura和Calibre，Hercules在CMOS模拟集成电路版图验证中的应用没有Assura和Calibre广泛，在此也不做介绍。
（1）Assura
Assura可以看作是Spectre中自带版图物理验证工具Diva的升级版，通过设定一组规则文件，支持较大规模电路的版图物理验证、交互式和批处理模式。但在进行验证前，设计者需要手动导出电路图和版图的网表文件。新版本的Assura环境可以在同一界面中打开电路图和版图界面，极大地方便了设计者定位、修改版图中的DRC和LVS错误。参数反提支持Spectre、HSPICE和Eldo环境中的网表格式，由设计者自行选择仿真工具进行仿真。
（2）Calibre
Calibre是目前应用广泛的深亚微米及纳米设计和半导体生产制造中版图物理验证的EDA工具，可以很方便地嵌入到版图实现工具Virtuoso和Laker中。Calibre采用图形化的可视界面，并提供了快速准确的设计规则检查（DRC）、电气规则检查（ERC）以及版图与原理图对照（LVS）功能。
Calibre中层次化架构有效简化了复杂ASIC/SoC设计物理验证的难度。设计者不需要针对芯片设计的类型来进行特殊设置。同时也可以根据直观、方便的物理验证结果浏览环境，迅速而准确地定位错误位置，并且与版图设计工具之间紧密集成，实现交互式修改、验证和查错。Calibre的并行处理能力支持多核CPU运算，能够显著缩短复杂设计验证的时间。
有关CMOS集成电路EDA技术的文章
- 详细阅读
-
仿真设计：关键参数和未来事件的优化详细阅读
未来事件包括以下几种：投料事件。投料事件主要会影响仿真过程中工件信息的变化。包括设备的预维护事件、 设备的非加工占用事件等。这类事件都是在生产调度安排中已经计划的， 包括的信息是占用的设备及时间。设备已知停机事件属于系统仿真的已知事件。未知事件添加是否恰当， 会直接影响仿真结果的准确性。......
2023-06-20
-
电路设计与仿真模拟工具优化方案详细阅读
电路设计及仿真模拟的传统工具主要有Cadence公司的Spectre、SYNOPSYS公司的HSPICE以及Mentor公司的Eldo三大类。尤其是其具有图形界面的电路图输入方式，使其成为目前最为常用的CMOS模拟集成电路设计工具。与Cadence公司的Spectre图形界面输入不同，HSPICE通过读取电路网表以及电路控制语句的方式进行仿真，是目前公认仿真精度最高的模拟集成电路设计工具。Eldo可以方便地嵌入到目前的其他的模拟集成电路设计环境中，并可以扩展到混合仿真平台ADMS，进行数字、模拟混合仿真。......
2023-06-26
-
Cadence Spectre：模拟电路设计详细阅读
Cadence Spectre是美国Cadence公司开发的用于模拟、混合信号及射频集成电路设计的自动化仿真软件，它能够在晶体管级实现快速、精确的仿真功能。此外，Spectre还与Cadence的版图定制设计平台Virtuoso紧密集成，在时域和频域提供详细的晶体管级分析。全球各大半导体晶圆厂家均开发了适用于Spectre的仿真工艺库文件包PDK，设计者可以很方便地使用不同工艺尺寸的PDK进行模拟、射频集成电路设计和仿真。除了上述仿真功能外，Spectre还允许加载多个仿真加速器，实现高效的仿真收敛。......
2023-06-26
-
验证分析及推荐公式优化详细阅读
选用了黄河干流9个站，1958～1988年的1160组实测资料验证公式。表2-8输沙能力公式计算结果比较天然河流的冲淤状态是很难严格区分的。以此作为标准，将1160 组资料分为三大组:①ζ＞0.03，淤积，167 组;②ζ＜0.005，冲刷，131组;③ζ在0.005～0.03区间内，冲淤平衡，862组。在目前条件下，推荐应用张瑞瑾公式类型的回归公式。经实际应用表明，在此推荐的方法具有较好的实用性。......
2023-06-22
-
SYNOPSYS和Cadence常用的版图布详细阅读
SYNOPSYS公司的IC Compiler和Cadence公司SoC Encounter是工业界和学术界常用的两种版图布局布线工具。IC CompilerIC Compiler是SYNOPSYS公司开发的新一代布局布线工具。Astro解决方案由于布局、时钟树和布线独立运行，有其局限性。SoC Encounter严格地说，SoC Encounter不仅仅是一个版图布局布线工具，它还集成了一部分逻辑综合和静态时序分析的功能。作为布局布线工具，SoC Encounter在支持28nm先进工艺的同时，还支持1亿门晶体管的全芯片设计。......
2023-06-26
-
ADAMS车辆工程案例仿真-单片簧模型的创建详细阅读
单击OK，完成单个板簧模型的创建，5片簧模型如图2-5所示。簧片的材料是60Si2Mn，弹性模量为2.06×105 MPa，剪切模量为7.99×104 MPa泊松比为0.29，密度为7.74×10－9 t/mm3 ；图2-6板簧参数修改对话框E Modulus：2.06E5；G Modulus：7.99E4；单击OK，完成板簧模型的参数设置。图2-7保存板簧模型用记事本格式打开banhuang_5pian.lef文件，文件中的参数是基于LEAFTOOL的GUI操作结果，也可以直接在文件中修改相关的参数，然后保存载入软件中，其效果与在软件中修改一样。......
2023-09-17
-
自动化焊接熔深信息提取与焊接参数优化详细阅读
在自动化开坡口的厚板焊接中，目前多采用摆动跟踪技术来保证接缝位置的对中。在摆动跟踪焊接过程中，焊枪的摆动频率和幅度、焊接电参数以及接头形状尺寸等都对熔深有着很大的影响。如何在自动化焊接过程中检测出产生这两类缺陷的相应信息是一个重要的实际课题。图9-54给出了在不同摆动频率下电弧电压与焊接电流概率密度分布的一个例子，图9-55是数据处理示意图。......
2023-06-30
相关推荐