首页 理论教育二维全相位信号处理技术实践

二维全相位信号处理技术实践

【摘要】:参考图5-1的信号移动规律,二维全相位信号处理可以按照行或者列优先的方式来实现,下面以行优先为例给出实现原理图。式表明,二维全相位信号处理对应xi,j的输出等于在行列方向上以xi,j为中心的共2个数据以A为加权的总和。图5-8 二维全相位行信号处理框图图5-8中,输入是按照行方向移动的大小为N×N的数据块,假设待处理图像大小为M×L,且进行边界扩展成×以保证输出图像大小不变。

参考图4-12,假设变换域系统H是N×N维的,对于任意元素xij在原点位置时对应的输入矩阵X(0,0)定义如下:

978-7-111-48233-8-Chapter05-66.jpg

传输特性序列H定义如下:

978-7-111-48233-8-Chapter05-67.jpg

由上面5.1节介绍的正交变换可得输出Y为:

Y=β[(α X(0,0)αT978-7-111-48233-8-Chapter05-68.jpgH]βT(5-58)

结合图4-12,有

978-7-111-48233-8-Chapter05-69.jpg

对于输入X(0,0),对应xij的输出是(u=0,v=0)位置的Y0,0(0,0)。二维全相位数字处理的输入是xij遍历N×N个位置的N2个矩阵,输出则是对应X(uv)在位置(uv)处N2个输出Yuvuv)的和的平均。由式(5-56)可知遍历矩阵X(uv)为

978-7-111-48233-8-Chapter05-70.jpg

结合式(5-61)和式(5-62),可知二维全相位信号处理输出为

978-7-111-48233-8-Chapter05-71.jpg

观测式(5-62)易知:978-7-111-48233-8-Chapter05-72.jpg

978-7-111-48233-8-Chapter05-73.jpg

把式(5-64)和式(5-65)代入到式(5-63)得:

978-7-111-48233-8-Chapter05-74.jpg

分别交换rxcy的求和顺序后得:

978-7-111-48233-8-Chapter05-75.jpg

观察式(5-65),矩阵T是由正交变换正反核与特性矩阵共同定义,它是数据xij移动到(uv)时对应输入X的加权,称T为二维全相位变换核。观察式(5-67),对于不同区间的(rc),定义变量如下:

978-7-111-48233-8-Chapter05-76.jpg

由式(5-68)可以看出,矩阵A是通过对不同区间的全相位变换核求和得到,它包含四个子矩阵即A++、A+-、A-+和A--,其物理意义是数据xij由(0,0)位置逐点移动到(N-1,N-1)过程中,以数据xij划分的T的4个区间内各自数据之和即得到A的4个子矩阵,形成过程如图5-7所示。

978-7-111-48233-8-Chapter05-77.jpg

图5-7 矩阵A形成过程

由图5-7可以看出,四个子矩阵A++、A+-、A-+和A--的维数分别是N×NN×(N-1)、(N-1)×N和(N-1)×(N-1),所以矩阵A的维数是(2N-1)×(2N-1)。把式(5-68)代入到式(5-67)得:

978-7-111-48233-8-Chapter05-78.jpg

式(5-69)表明,二维全相位信号处理对应xij的输出等于在行列方向上以xij为中心的共(2N-1)2个数据以A为加权的总和。式(5-69)称为二维全相位变换,A是全相位变换基矩阵。

参考图5-1的信号移动规律,二维全相位信号处理可以按照行或者列优先的方式来实现,下面以行优先为例给出实现原理图。行方向上块处理方式如图5-8所示。

978-7-111-48233-8-Chapter05-79.jpg

图5-8 二维全相位行信号处理框图

图5-8中,输入是按照行方向移动的大小为N×N的数据块,假设待处理图像大小为M×L,且进行边界扩展成(M+2N-1)×(L+2N-1)以保证输出图像大小不变。Zc是行方向移动的单位延迟。图5-8工作方式是,按照间隔Zc顺序输入的N个起始方块经过正交变换、H加权和反变换后依次进入延迟分别为iZci=N-1,N-2,…,0)的缓存器中,X(0,N-1)处理后的N个数据块同时进入加法器上方的单位延迟缓存器,同时断开各路开关。后续的X(0,N)即对应xij+1的输入处理结果将直接进入最左边直通通路而顺序产生M个对应输出y(0,v),并把M+N-1个处理结果存入buffer中。封装图5-8成子系统如图5-9所示。

图中bufferout是本模块处理的所有中间结果,buff-erin是下一行模块处理的所有中间结果作为当前模块处理时初始状态值,存入加法器上方的N个单位延迟缓存器中。这样,与xij相关的N并行处理系统可设计成如图5-10所示的结构。

978-7-111-48233-8-Chapter05-80.jpg

图5-9 二维全相位行信号处理封装模块

978-7-111-48233-8-Chapter05-81.jpg

图5-10 二维全相位信号处理系统图

图5-10工作流程是,初始N个数据块输入后,断开所有开关。N列并行处理,经过(M+N-1)Zc时间后,所有行均完成处理并输出N个结果,这样对应xijN2个数据和即为输出yij。以上是按照式(5-63)的实现过程,与其等价的式(5-69)实现方式只需用全相位变换基按照行或列优先逐点移动处理来完成。一种直接方式如图5-11所示。

978-7-111-48233-8-Chapter05-82.jpg

图5-11 全相位基滑动处理图

由图5-11所示的处理过程可以看出,通过滑动全相位基矩阵A来对准某像素xij后按照式(5-69)即得到对应输出yij。考虑到图像信号的空间相关性以及为充分利用相邻行或列的重复部分,可做进一步优化处理。对于同行的相邻点xijxij+1,由式(5-69)可知对应输出yijyij+1具有如下关系:

978-7-111-48233-8-Chapter05-83.jpg

即相邻像素的全相位处理输出差分正比于对应输入块X的差分。由此可推导出同一行的任意点输出为

978-7-111-48233-8-Chapter05-84.jpg

对于同列相邻点xijxi+1,j,由式(5-69)可知对应输出yijyi+1,j具有如下关系:

978-7-111-48233-8-Chapter05-85.jpg

式(5-72)表明,隔行的输出由两部分组成,第一部分是新增行与全相位基行差分与Xi+1,j的加权和,第二部分是上一行元素全相位处理中全相位基与Xij的加权和中除去第一行之和。其中第二部分已经在上一行处理中计算出来,因此可重复利用。利用全相位基的对称性可进一步优化计算过程,下面针对DFT、DWT和DCT三个变换域分别展开讨论。