将n＝1.8，Q＝0.8 eV/原子的值代入该公式所得出的结果，被证实远远高估了倒装芯片焊点在高电流密度的平均失效时间。表9.2所示为倒装芯片焊点在三种不同的电流密度与温度下平均失效时间的计算值和测量值。这些发现表明倒装芯片焊点的平均失效时间对电流密度的微小增量都十分敏感。例如，在电流密度为2.25×104 A/cm2，温度为125℃时，无铅焊料的平均失效时间为580 h，而锡铅焊料却只有43 h。......
2023-06-20
近理想化的倒装焊点设计优化
【摘要】：假设我们在倒装焊时必须使用焊料，那么我们怎样才能设计一种焊点使其可以最大限度地抵抗电迁移和其他的可靠性问题的影响呢？这可以通过改良倒装焊点的结构设计和材料使用来实现。影响焦耳热产生的最重要的因素是焊点上面的铝或铜互连。因此，铜柱焊点与高铅钎料同时使用的组合效果对于理想化焊点的设计是很具有吸引力的。虽然电迁移在金属间化合物中会比较缓慢，但我们仍应该进一步研究金属间化合物焊点的力学性能。
假设我们在倒装焊时必须使用焊料，那么我们怎样才能设计一种焊点使其可以最大限度地抵抗电迁移和其他的可靠性问题的影响呢？为了让焊点提高抗电迁移的可靠性，我们必须降低电流集聚效应。这可以通过改良倒装焊点的结构设计和材料使用来实现。由于电流分布的基本原则是电流将选择从最小电阻路径通过，因此在设计倒装芯片时我们有以下手段来降低电流集聚效应。使用有限元分析，倒装芯片焊点中的电流分布可以看作由几何参数与焊点相关的所有导电单元的电阻值所确定的函数。所述导电单元包括铝或铜的互连，UBM层和焊料凸点本身。影响电流分布的最重要的因素是UBM层的厚度及其电阻值。影响焦耳热产生的最重要的因素是焊点上面的铝或铜互连。我们将在本章最后一节中阐述铜柱焊点在电流分布设计中所具有的优势。然而，铜柱凸点导致厚Cu3 Sn的生长并伴随着柯肯达尔孔洞的形成。我们需要阻止Cu3Sn的生长，这可以通过使用含锡量很少的高铅焊料来实现。因此，铜柱焊点与高铅钎料同时使用的组合效果对于理想化焊点的设计是很具有吸引力的。
在所有焊点中，高铅或C-4焊点具有最好的抗电迁移特性。虽然高铅焊料的会在铜与焊料的界面处形成Cu3 Sn，但如果没有锡在焊料中，Cu3 Sn不会生长或发生相变，因此也没有柯肯达尔孔洞的形成。如果焊点中高铅部分的厚度约为10μm，该长度为电迁移与背应力所平衡的临界长度，则在该长度之下不会有电迁移损伤。因此，如果我们要设计一个倒装芯片焊点，由铜柱/Cu3 Sn/高铅焊料/Cu3Sn/铜柱组成。我们认为其中的高铅焊料层中的锡会全部在Cu3Sn的形成中耗尽，而得到一层纯铅。如果中间这一层纯铅的厚度在电迁移临界长度以下，那么从抵抗电迁移的角度来看，它就很有可能是最好的焊点了。另外，虽然高铅可能会沿着铜柱的侧表面攀移上升，但是回流反应所形成的Cu3 Sn不会造成任何损伤或产生柯肯达尔孔洞。真正的挑战是，由于高铅材料有着高的回流温度，因此必须使用陶瓷基板。
由于高铅焊料的熔点高，我们不能在高分子聚合物基板上使用它。所以我们需要使用一种复合材料焊料，由铜柱一侧的高铅焊料和高分子聚合物基板一侧的锡铅共晶焊料（或无铅共晶焊料）组成。然而如9.5节所讲的一样，电迁移会驱使锡由共晶焊料移向阴极并且转化为Cu3 Sn和Cu6 Sn5，即使在10μm厚的铜质UBM层的情况下，最终失效也会发生。然而，对于铜柱而言，需要消耗所有的铜的时间可能会很长，或铜不会被完全消耗。实际上，采用铜柱/复合焊料真正的问题在于Cu3Sn的生长和柯肯达尔孔洞的形成，尤其是在铜柱侧壁处尤为严重。因此，我们必须阻止复合焊料中的锡的逆向扩散通量，或是由Cu6Sn5向Cu3Sn的固态相变。这可以通过在高铅和共晶焊料之间增设一层扩散阻挡层来实现，该扩散阻挡层可以是一层铜或镍，或者是5~10μm厚的铜/镍双层结构，铜在靠近高铅一侧，镍在靠近共晶焊料一侧。高铅焊料和共晶无铅焊料都与铜和镍进行反应，所以利用它们形成扩散阻挡层时的连接便没有问题。为了阻止由Cu6 Sn5向Cu3 Sn的固态相变，可以通过将镍加入Cu6Sn5形成很稳定的三元相（Cu，Ni）6Sn5来阻止或者减缓Cu3 Sn的生长。
在设计中，我们可以使高铅和共晶焊料的厚度都在它们的电迁移临界长度之下。然而存在这样一个问题，由于无铅共晶焊料薄层会与铜反应，并且会导致整个无铅共晶焊料转变成铜与锡的金属间化合物。虽然电迁移在金属间化合物中会比较缓慢，但我们仍应该进一步研究金属间化合物焊点的力学性能。使用镍或镍（磷）的优势在于它的金属间化合物的形成速率要远低于铜。
考虑到侧壁，即使共晶焊料在高铅侧壁上攀移，以至于在侧壁上形成一层涂层，但在固态时效试验中，由于侧壁上电流密度很低也不会有物质混合现象发生。
最后，我们可以通过合金化来降低凸点中的原子扩散率，这样无铅焊料就可以与高铅焊料一样，而拥有良好的抗电迁移特性。
有关电子软钎焊连接技术 材料、性能及可靠性的文章
- 详细阅读
-
倒装芯片焊点电迁移失效的形式详细阅读
图9.2焊点电流分布焊点电流分布二维仿真示意；焊点电流分布三维示意图9.3所示为倒装芯片焊点中电迁移损伤的一组SEM照片。由于孔洞的形成只能发生在硅晶片与阴极的接触一侧，也就是电子流入焊点的地方，所以说倒装芯片焊接中的电迁移失效模式是很独特的。......
2023-06-20
-
倒装芯片共晶焊点电迁移问题分析详细阅读
我们测试两种焊料凸点并比较它们的电迁移现象。第一次回流在把焊料凸点印刷在芯片上后完成，第二次回流是为了组装芯片和印刷线路板。为了对焊料凸点电迁移进行实时观测，在电迁移测试之前，我们采用机械和化学方法将一对焊料凸点切为截面并抛光。为了可以进行观察，要时常暂停电迁移试验，所以观察是不连续的且在不同的时间下重复进行的。图9.8观察电迁移时所用倒装芯片焊点两个横截面的原理......
2023-06-20
-
如何避免芯片焊点时变熔化的倒装问题？详细阅读
对于某些共晶锡银铜倒装芯片焊点，当外加的电流密度高于5×104 A/cm2，并且试验温度在100℃左右时，就会发生熔化。然而，我们观测到在倒装芯片焊点中，由电迁移引起的熔化现象是在一定时间内才完成的。为何在倒装芯片焊料凸点内所产生的焦耳热如此之大，以及熔化为何需要时间都需要合理的解释。如9.2.4.节中所讨论的，当电流密度很高时，电迁移会在铝中造成损伤。......
2023-06-20
-
共晶锡铅倒装芯片焊点的电迁移问题详细阅读
在20~40 h的电迁移之后，第一横截面的共晶锡铅焊料表面上，能观察到阳极的铅的聚集和阴极的孔洞的形成。图9.10所示为同时具有焊料凸点的第一横截面的第二横截面。因此，上面的Z*计算可能是不精确的，结果只是指出共晶锡铅焊点中电迁移的大致趋势。......
2023-06-20
-
共晶锡银铜倒装芯片焊点中的电迁移研究详细阅读
相比之下，共晶锡铅焊料在电迁移过程中，没有化合物被挤压出来。图9.12标记物位置及位移量标记物位置；标记物在无铅焊料焊点的一个横截面表面的移动量样品在垂直于第一横截面的方向进行了第二次横切，图9.13所示为其SEM照片。在电迁移的过程中，该合金生长并穿透了焊料凸点的整个横截面。图9.13无铅焊料焊点的第二横截面的SEM照片......
2023-06-20
-
共晶锡铅与共晶锡银铜倒装芯片焊点比较详细阅读
在9.4.1节和9.4.2节中，利用标记物的移动实验显示了电迁移在SnAg3.8 Cu0.7中比在共晶锡铅中慢得多。对于迁移率项，扩散率的差异会非常大；共晶锡铅焊料的扩散率可能会比共晶锡银铜大一个数量级。同时，较小的晶粒尺寸和锡铅焊料上形成的共晶片状界面可能导致扩散率增大。因此，在共晶锡铅焊料中的电迁移会更快。值得一提的是，锡铅倒装芯片焊点在高温下的电迁移存在一个很大的锡原子的反向扩散通量。该内容将在9.5节和9.7节进行讨论。......
2023-06-20
-
可控塌陷倒装芯片焊接技术优化详细阅读
图1.4为将硅芯片和引线框架互连的引线键合示意。通常，倒装芯片技术的优点是封装尺寸小，I/O引脚数量大，性能好。倒装芯片互连技术已经在大型计算机中使用了30多年。倒装芯片焊料接头的横截面示意如图1.9所示。芯片上的焊料凸点采用蒸发技术进行沉积并通过刻蚀技术进行图案化获得，目前采用选择性电镀沉积法进行制备。BLM控制着固定体积焊球熔化时的高度，这是所谓“可控塌陷芯片互连”中“可控”的含义。......
2023-06-20
相关推荐